本ブログに訪れて頂いた方々は既に多くのEMCのエキスパートの方々のセミナーでEMC設計を行うためにPI／SI／EMCの検討することを見たり、聞いたりしていることでしょう。しかし、この検討のEMC設計に対する可能性と効果を認めつつも、実際の機器・装置の設計・試作を行う段階でこの検討を実施されている技術者の方々は少ないのではないでしょうか？
PI／SI／EMCの検討に最適化されたツール（PCソフト）はいくつも出回っており、そのツールに設計する機器・装置の回路条件・実装条件を入れ込んで行けばEMC設計ができるはずと考え、そのツール（結構高価なものですが）を設計部門に導入して専任のオペレータも張り付けてEMC設計の検討を始めるのですが、結局設計部門では使われなくなっていく、と言った状態ではないでしょうか。
例えばPI。設計対象のIC（例えばSOC）の電源端子から見た電源ラインのインピーダンス（インプットインピーダンス：既に高周波回路理論が分からないと意味が分からない概念です）をSOCの電源端子の（負荷）インピーダンス（ターゲットインピーダンス）よりも低く設定させる検討となります。
インプットインピーダンス／ターゲットインピーダンスと、分かりにくい概念を使用しますが、基本的にはΩ単位で表現されるので、評価としては2つのインピーダンス値を比較するだけです。しかし、ターゲットインピーダンスなるものは、ICベンダー側がICユーザー側に提供されるべきものなのですが、大概の場合提供されません。またICの設計側としても算出に当たり理論的な扱いは理解できても実際のICから導出するのは難しい（面倒？）なものなのです。（但し、安全係数を掛けた適当に低い値は設定できます。）
また、ICベンダーとしては提供するICを安定動作できるために推奨回路（リファレンス）を用意しており、ユーザー側はそれを深く検討することなくそのリファレンス通りの回路を基板に実装します。結局、PI検討の出番がないのです。
これに対して、当方のPD適用はインピーダンスという概念は必要ありません。回路図設計段階で基板間を接続するケーブル経由の電源ラインを含めて検討対象のIC電源端部に設定すべきパスコンの条件を最適化できます。またこの最適化は電源ライン起因で放射されるノイズ（不要輻射）のエネルギーレベルに合わせて行うことができます。また、ICベンダー提供のリファレンス回路におけるパスコンの個数の削減検討にも利用できます。
次にSIですが、現在市販されているSIツールで行うことはSOCや各種ドライバーIC、メモリーIC等の信号受信端における信号波形の確認、更には信号波形のアイパターンの確認と言った信号波形品質をSimで確認することになります。昨今のGbpsレベルの高速インターフェースに関しては信号ラインを含めて事前にSIを確認しておくことは必須だと思いますが、10MHzレベルのCMOSロジックの信号に関して事前にSIを検討するケースは少ないのではないかと思います。実はSIと不要輻射（EMI）の関係について詳細に解説している資料・文献は無いのです。
これに対して、当方のSD適用では回路図設計段階で基板間を接続するケーブル経由の信号ラインを含めて検討する方法及びSim結果の波形からEMIに関わるデータが得られると共にその対策方法も提供しその状況をSimで確認できます。
最後にEMCですが、基本的には製造する回路基板（プリント基板）のA/W設計に対するルールチェックであり、ルールチェッカー（PCツール）を適用することになります。このルールチェッカーに関する問題点は当方のホームページ内の” 5. 回路基板におけるEMC設計の実践と検図。当社のWDを提案。”で紹介しています。チェッカーツールとしては想定されるNG項目を並び立てることがメインの機能なのでそれにまじめにお付き合いするか、無視するかはユーザー側に委ねられるので設計現場の都合からチェッカーを使う意義が問われ、結局使われなくなります。
これに対して、当方のWDではEMC設計として実施すべきA/W設計項目を規定して、その実施状況をチェックするやり方です。規定したA/W設計項目はCAD作業の際の作業指示書として作成してCAD作業者が実施したことをチェックし、このチェックの状況を基板CADの受け入れ側がチェックします。これにより基板のA/W設計段階で想定されるEMC設計上の懸念事項に対応することができます。（もしそれ以外にもEMC課題があったとしても、想定外の事柄を事前に盛り込むことは不可能です。）
もし、これらからEMC設計を検討されるようでしたら、是非当社のPD、SD、WDも検討候補の一つにして頂けるとありがたいです。
※関連ページ
3. 信号ラインのダンピング抵抗、当社のSD適用のSimモデルで抵抗値を設定。