かつて電子機器における雷サージ対策に関してEMC技術者と打ち合わせをしていた時に、ESD対策と似たような考え方を持った技術者が結構いたことを思い出します。特に、電磁界シミュレーションをイメージしてESD解析時のようなESDガンの印加電流パルスの流れを虹色のアニメーションで表示することを雷サージにも適用できるはず、としきりに電磁界解析の可能性を主張する方もいました。

確かに、電子機器に対するイミュニティ試験として電子機器の不具合に至る現象が似ているように見えるところもあります。しかし、それぞれの試験装置から電子機器に印加されるパルスについてはパルス波形・幅（時間）やパルスの周波数成分が全く異なり、試験器側でチャージされる電圧レベル及び放出する電流レベルも全く異なることから、電子機器に印加するエネルギーは十万～百万倍レベルで雷サージが大きなものになります。特に印加パルスの幅がESDではnsレベルであるのに対して、雷サージはμsレベルと長くなり、そのパルスの周波数成分はESDでは～数百MHzであるのに対して、雷サージでは～数百KHzと低く（波長が長く）なるので、雷サージは市販の電磁界シミュレータでは扱えないものになります。Simモデルにもよりますが、仮にできたとしても価値ある結果が得られるかどうか、といったところではないでしょうか？

但し、雷サージはESDと異なり、試験パルスの印加箇所が規定（商用電源の入力部）されているので、回路シミュレーション（SPICE）を適用することができます。この方法の詳細については当社のセミナー” 5.2.雷サージ（IEC61000-4-5）シミュレーション（SPICE）“で紹介しております。是非、受講して頂きたいと思います。勿論、使用するのはLT-SPICEです。

このSPICEシミュレーションを行いますと、雷サージ印加時に発生するといわれる電源回路に実装されるコモンモードチョーク（ラインフィルタ）の端子間での強い共振現象を確認することができます。この共振現象がどのような形で電子機器に影響を与えるのか、について先ほど紹介したセミナーの中で解説いたします。セミナーの結論的なことを言いますと、電子機器の耐雷サージ性能のために実装すべき雷サージ対策部品（安全規格クラス１、クラス２の電源を使う電子機器）は無くてもよい、ということに気づけます。

※関連ページ　”雷サージ試験・電源回路 Sim & 対策”

最近EMC関係の某会社で開催されたESD対策関係のセミナーを聴講させて頂きました。内容としてはESD対策部品関係、ESDの測定器（スキャナ）、ESD対策のための回路基板チェックツール等であり、どちらかというと、ESD対策製品に関する各社の製品紹介と言ったところですが、その製品が開発されたバックグランドと言うべきか、各社のESDに対する考え方を説明されていたところに興味がありました。

セットメーカーにおけるESD対策は、IEC61000-4-2に準拠したESDガンを使った試験をパスすることが一つの目安になっており、製品の耐ESD性能を担保するものになっています。但し、このESDガンを使った試験はあくまで実際のESD現象の模擬であって、その試験の仕方についても未だに議論が継続しています。しかしながら、セットメーカーとしてはESDに関する細かな議論も大切なのですが、ルール化された基準に対してできるだけ対象機器の構成に変更を加えず、EMC対策部品を追加しないで如何にESD試験をパスするかに注力することになります。

ESDガンを使った試験では、機器におけるESDパルスの印加・注入箇所（通常は接地されたフレーム）から接地（アース）部位に向かってESD電流が流れます。但し、モバイル系機器の場合は一時的にフレームに帯電（後で除電処理を行う）されます。この状況を見て大抵のEMC技術者は

1. ESD電流の流れ方を知りたい、
2. できればESD電流の流れ方（通路）を制御したい、
3. もし信号線に電流（電圧）が誘導され機能部品の誤動作に至っているとしたら、その電流（電圧）を対策部品（コンデンサ／TVSダイオード）で抑制したい

と考えるでしょう。

ESD対策関係のセミナーはこういったEMC技術者に向けたESD対策技術・製品に関する情報提供の場となっている訳です。ただまあ、ESD対策に関する考え方に対する対策製品の情報もここ数年は目立った進展は無くなりつつあるように思われ、お金をかけさえすれば完全解決なのではと思えるのですが、それでもセットメーカー側にはまだ納得できない”もやもや感”があるように思われます。

上記した1. ～3.の考え方以外のESD試験対策は無いないのでしょうか？

私の今までのESD対策の経験の中で、一見ESD電流の流れとは関係ない（と思われる）ところで不具合が発生しているように見えることがあり、その解析にてこずったことがあります。その時は明確な原因追及はできませんでした。しかし、その後ある現象を見つけてからはそれが原因である場合もあることを確信するようになりました。よく言われる単純な”GND強化”等といった類ではありません。

詳細につきまして当社の” 6.2．IEC61000-4-2試験対策” のセミナーの中で解説いたします。是非ご利用頂けるとありがたいです。

関連ページ・・・こちらもご覧ください。

ESD対策、スキャナツールの解析は有効？

”ESD対策の新たなる進展はあるのか？”

”ESD及び静電気による機器・装置の不具合解析に当社のESD²”

ESDスキャナで観測。でもやっぱり対策はいつものGND強化？

”4. ESD及び静電気による機器・装置の不具合解析に当社のESD²”

“ESD試験（IEC61000-4-2）対策に関する技術資料”

サージ関連試験での不具合対策は試験パルス印加による2次放電発生も勘案して

ESDシミュレーションに新たなソルバー登場！

機器・装置／ロボットにトラブル発生！不具合解析に行き詰まったら．．．

空気の乾燥はESD（静電気）対策の大敵？

機器設計で初期の想定よりも実機の試作段階で実稼働時の発熱が課題となる場合、熱対策として発熱するICにヒートシンクを新たに取り付けたり、既にヒートシンクが付いている場合はヒートシンクとICの間に熱伝導をよくする材料（グリスやシート）を挿入したりします。

この時、”熱対策後に不要輻射（EMI）が悪化した”、という経験を持つ現場のEMC技術者が多くいると思います。場合によっては、ノイズの測定値がEMIの規格値を超えてしまって、その対策が上手く行かずかなりてこずった経験をお持ちの方もいるでしょう。こんな時、EMC技術者の方々は新た生じたEMI課題のメカニズムにどんな想定をするのでしょうか？

私の経験した設計の場では、”付加したヒートシンクが新たなアンテナとなってノイズを放射した”、とか、”ICの表面とヒートシンクが容量結合して新たなノイズの伝達するパスが形成された”、等というメカニズム（モデル）を考える方々が多くいました。しかし、そのモデルで実際に電磁界解析してみると、期待したようなノイズ放射の増大を観察することはできませんでした。そもそも、”ICの表面とヒートシンクの容量結合”がどの程度想定できるでしょうか？仮にその容量を1pFとすると、そのインピーダンスは約1.6kΩ(@100MHz)となるので、ノイズの容量結合を考える上では容量値を大きめに想定する必要があります。しかしIC内のチップの面積（ダイサイズ）はそれほど大きなものではなく、チップとヒートシンクに介在する誘電体も比誘電率が一桁台の材料なので、10pFを超えるような容量値の設定には無理があると考えられます。

そこで熱対策の前後で何が変わったのかを改めて考えてみます。上記の想定モデル（メカニズム）は誰もが外観（見かけ）の変化から発想するものです。しかし、変化はそれだけでしょうか？よーく考えると、熱対策でICの放熱が改善される、即ちそれはIC内のチップの温度が低下していることになるのです。

将に、このICチップの熱低下（冷却）が重要であって、半導体の特性として低温になるとトランジスタのスイッチング速度が向上し、即ちそれは生成されるパルス形波のスルーレートを向上させます。そしてそれはパルス波形の高周波成分（ノイズ成分）が増大することを意味するので、その帯域が十分に対策されていなければ熱対策後にEMIの悪化となって現れます。

簡単に言えば、”熱対策をするとノイズ源のパワーは増大する”、と言うことです。

そのため、熱対策を必要とする機器の設計では事前に十分なEMC設計が必要となります。現場での熱対策を取りながらEMI対策を行うのはとても厄介な作業で、現場のEMC技術者を窮地に追いやる状況になったりします。 熱対策を必要とする機器を設計する際には事前のEMC設計が非常に重要です。当社の”SD適用”、”PD適用”を回路図設計段階で是非ご検討頂きたいです。