信号ラインのEMC設計は”SD適用”で決まり!

SD適用については当ホームページの「技術解説 3. 信号ラインのダンピング抵抗、当社のSD適用のSimモデルで抵抗値を設定。」において紹介しておりますが、具体的にどのような方法で行うか、を説明した資料を「公開技術資料」のページに”SD適用に関する技術資料(基礎編)”として掲載いたしました。

EMC設計を考慮した信号ラインの設計に関して関心をお持ちの方々には是非参考にして頂きたいです。

当社の「SD適用」は一般的に知られているSI評価における波形解析だけではなく、得られた波形に対する周波数成分の解析を加えることにより、伝送波形における放射ノイズのリスクを評価することができます。

”SD適用”を行うことで、

①ICの信号ラインによるEMI(不要輻射)のリスクを低減

②IC間で送受される波形品質の確認→ICの安定動作の確認

の①、②を同時に事前に行うことができます。

これは将に、回路図検討段階でできる(やるべき)回路設計でありEMC設計です。

EMC設計の対象となる信号ラインはCLKラインだけでよい、ということも理解することができます。

また、EMC対策部品としてよく提案されているEMIフィルターに関しても信号ラインにはあまり好ましくないことも理解することができます。

今回掲載した”SD適用”の資料は”基礎編”となりますが、”実践編”につきましては当社のセミナー中でご紹介します。特にメイン基板からサブ基板へケーブル(ハーネス)を介して信号を送受信する場合(この状態の時に信号波形は大きく歪、且つEMIのリスクも高まります。)の信号ラインの検討方法、更にその際に必要となる回路処理方法をご紹介します。

是非“SD適用”をご検討頂きたいです。

コメントを残す

メールアドレスが公開されることはありません。

CAPTCHA