EMC設計を考慮した回路基板のA/W設計（配線パターン設計）を解説している記事はとてもたくさんありますが、その中でデジタル回路とアナログ回路との分離の方法としてGNDパターンでの分離について述べているものがあります。イメージとしてデジタルGNDとアナログGNDに分離・分割してパターニングするのがよいようにも見えますが、私の現役時代のA/W設計の経験から、“GNDパターンを分離することは厳禁”と考えております。GND分離は絶対にやってはいけないのです。
単層基板での配線設計では結果的にGNDパターンが分離した形態となってしまうので仕方がないのですが、多層基板で内部にベタのGNDパターンが形成できる場合は、絶対にそのベタのGNDパターンにスリット等を形成してアナログ回路用とデジタル回路用に分けてはいけません。
GNDのベタパターンにスリット等で分離操作等を行うと、たいていの場合その機器のEMCにおける不要輻射（EMI）が10dBレベルで悪化します。その原因として考えられるのが、GNDと常に対向すべき電源ラインや信号ラインがその配線パターン中において意図しないGND跨ぎを起こしてしまうからです。このGND跨ぎはよく回路基板の配線設計で絶対やってはいけない配線の例としてよく紹介されているもので、スリットありのパターンの上層の配線層でラインパターンが通過する関係になる形態の構成です。何故、放射ノイズが増大してしまうかについては当社の“EMC設計 MBDでDX! 技術＆学術”のセミナーの中で解説しております。
特にデジアナ混載IC等ではICの電源端子でアナログ用とデジタル用の端子が必ず用意されていますが、これに合わせてGNDを分離するようなことをやってはいけないのです。そもそもIC側にデジタル用・アナログ用としてのGNDが無いのが普通です。IC側の回路の作り方からしても各MOSトランジスタのサブストレート電圧の考え方からしてデジタル用とアナログ用のGNDを作る必然性はないので、デジアナを分けたGND端子を用意しないのが一般的だと思います。（但し、個々の設計者側の考え方の違いがあるかもしれません）
では電源系におけるデジタル系・アナログ系の分離はどうするか、について、先ず、この分離とはいかなるものかを説明します。イメージとしてデジタル系の何となくモヤモヤ（カチカチ？）したノイズが共用されているGND電極や空間伝搬を介して静かであるべきアナログ系回路に侵入してくる（回り込む？）といったものでしょうか？イメージなので想像は自由ですが、実際は電源供給系からデジタル回路で生じるノイズがアナログ回路の電源供給系（直接的には電源ラインを伝送路として）を介して伝搬してしまうのです。
この状況をシミュレーションで解析する方法に関して、当社が提案している“PD適用”というやり方があります。詳細につきましては“PD適用・実践編”及びそのセミナーの中で解説しております。この方法により、デジタル系電源ラインからアナログ系電源ラインにノイズがどの程度漏洩又は抑制しているのかを数値で確認できます。更に、ノイズ漏洩抑制のためのパターニング方法及び素子（EMC対策部品）の使い方を検討することができます。一般的に言われている、電源ラインはできるだけ低インピーダンスに設計すべきと言われますが、必ずしもそうではないことに気付けます。
尚、電源ラインのパターニング方法に関しては“WD Part-II”の中でも紹介しております。
当社はユーザーの皆様にEMC設計でMBDの考え方としてPD適用をご紹介しております。是非ご検討の程よろしくお願い申し上げます。
関連文献