静電気と聞いて読者の皆様はどのような現象を思い浮かべるでしょうか？

例えば、セルロイドの下敷きを自分の頭につけて擦って離した時にセルロイドの下敷きに髪の毛が引き上げられる、とか絡み合ったサランラップ等のシートが剝がれにくい、と言った現象でしょうか？

また、ドアノブに指先が触れた時にバッチという音共に鋭い痛み（電撃）、とかセーターを脱ぐときにパチパチと音がする、とかと言ったこともあるでしょう。

EMC設計で課題となる静電気、所謂ESDによる機器の不具合発生は後者に述べたような火花放電（パチパチと言った音や電撃）を伴うもので、前者に述べた現象はESD（機器の不具合を引き起こす）に対しては直接的な原因とはなりません。

機器に不具合を生じさせるESD課題は火花放電が関係する、と言うことは当ホームページの記事“サージ関連試験での不具合対策は試験パルス印加による2次放電発生も勘案して”や“27. ESD試験時の2次放電発生の予見・・・simで確認。これが不具合原因！”等で、ESD試験でのESDパルス印加後の被試験機内の２次的な火花放電発生が原因となっていることを指摘してきました。

では“なぜ火花放電が発生するのか”については、基本的に気体に特定の電位勾配(標準的な気圧下の空気中であれば約30KV/cm程度が目安となります。)を越えていくと気体はプラズマ化（化学的なイオン化：一般的なイオナイザーによる所謂空気のイオン化とは全く異なります）するからです。このプラズマは物質の第４の形態（個体・液体・気体が物質の３態ですね）であって、ハウツー本等の説明で見られるような、電子の空気中の自由飛行とか言った現象ではなく普遍的な状態なのです。（宇宙全体を構成する大多数の元素はプラズマ状態で存在すると言われています。）

この火花放電が機器・装置内で発生する箇所には特徴的な構造があります。それは“導体に挟まれた微小ギャップ”、です。と聞いて、そのような箇所はいくらでもあると思われ方も居られるでしょう。この導体に挟まれた（導体①、導体②が対向した隙間）で導体①と導体②が電気的に絶縁関係の場合は最も悪く、導体①と導体②が電気的に導通関係であっても物理的に導通している箇所が前述のギャップから離れているとESDガンによる電流パルスの印加により前述のギャップで火花放電を生じてしまう場合があります。

また、導体①と導体②が見た目で接触・導通した構成となっていても導体①及び導体②を構成する部材の表面の状態（例えば一方の導体の表面が酸化している）により導通状態になっていなかったりする場合もあります。更に、上記と同様な関係の導体①と導体②に関して、製造量に対して機器１００台に１台程度の割合で不導通が生じてしまう場合もあり、ESD試験による機器の耐性に個体差があるように見えて、機器のESD対策を混迷化させてしまうこともあります。

もし、読者の方でもっと詳しくESDについて知識を付けたい方向けに当社では“ESD設計 技術＆学術”（2026年8月に内容を改定しました）のセミナー及び資料をご用意しております。また、ESDガン試験に対する対策としては“IEC61000-4-2試験対策 Part-II ” のセミナー及び資料もご用意しております。是非、ご検討をお願い申し上げます。

※関連ページ

32.物理屋が出番？ESDガンの特性はやっぱり物理的

ESDサージ・雷サージ・・・何が起きているのか、ご存知？

サージ関連試験での不具合対策は試験パルス印加による2次放電発生も勘案して

27.ESD試験時の2次放電発生の予見をsimで確認・・・これが不具合原因！

ESDシミュレーションに新たなソルバー登場！

ESD試験（IEC61000-4-2）対策に関する技術資料

電子機器等のセットメーカーの技術者の皆様が、EMC関連業界の方々のセミナー及び記事からEMCに関する情報を入手する機会が増えていると思います。そういった情報の中で電子回路設計に携わってきた方でEMC関係者が使う専門用語に違和感を覚えたことは無いでしょうか？

私にとって最も違和感があったのは“コモンモード”でした。この用語と対になるのが“ディファレンシャルモード”で、この２つの用語はＮ個の電源とＮ個の終端が共通のGND極と対をなす異なるＮ本の活線路（ライン）がある時に適用されるものです。実際の電子機器の回路ではＮ＝２の形態、即ち差動伝送路に適用され、一方のラインa、他方のラインbとするときの電圧に関して、

ディファレンシャル（差動）モード電圧　　　　　　　　　　・・・　Vdiff = Va – Vb

コモン（共通）モード電圧（1/2を掛けて平均値とする場合も）・・・　Vcom = Va + Vb

と定義され、ディファレンシャルモードとコモンモードは互いに直交ベクトルとしての意味合いも持ちます。上記のVをIに変えればその電流となります。この差動線路の基本的な構成は2本の活線ラインとGNDライン（電極）の３本の電極パターンにより構成されます。

しかし、EMC関係者の扱いではＮ＝１の時（一般的にはシングルエンドの形態）に当たる場合でも、信号・電源ラインとその対となるGNDの２本の電極に、当該機器のフレームのGNDとか外部の仮想的なGNDを３個目の電極と想定してか、ディファレンシャルモード・コモンモードの呼称を当てています。

“そういうものか”と納得される方もいるかも知れませんが、私などは下記の様な疑問を持ってしまいます。

①電源・信号ラインがなぜ差動といえるのか？電源又は信号源の電圧を伝送する線路は差動ではないでしょう。実際の差動線路に当てはめたら各線路が差動で更にその線路間にも差動が存在するというややこしい関係になります。

②GND電極同士は電気的にDC接続の箇所を持った同極なので、基本的に同電位を持つでしょう。

③ディファレンシャルモードがコモンモードに変換されるという説明をされる方がいますが、差動線路であればSパラメータなどの数式で定義することが可能です。しかし、基本的に２本の線路にSパラメータのようなモードの変換を定義づけできるようなものはありません。

しかし、“単相100V等の電源回路ではコモンモードチョーク（フィルタ）が部品として存在する”とご意見される方も居られると思います。

これに関しては少し説明致します。このコモンモードチョークは電源回路の１次側に設定されます。電源１次側には通常、L(ライブ)、N(ニュートラル)、E(アース)の各端子があり、その電位の関係でNとEは略同電位で、機器外の分電盤でNはEに接続する関係になっています。また、電源回路の2次側の回路構成の関係で作られるGND電位の電極はその直流電位を電源の1次側のEに接続して電位を0Vにする操作を行っています。但し、このGND電極が機器内で直接N端子に接続することはおこなわれていません。

ただこのGND電極は機器内の回路の電源・信号の対となるGNDになっているため機器内の回路の高周波成分（ノイズ）が、その回路を介して電源回路のL及びNのライン側までEの電極（GND）と対になって漏洩していくリスクが生じます。そのため、L、Nのラインノイズをチョークするためにコイル（フィルタ）が挿入されます。ここで、L、Nのラインのそれぞれにチョークコイルを入れればよいとも考えられますが、L、Nのラインには機器を動作させるための（比較的大きい）商用交流電流が流れるので、それぞれのチョークコイルの磁器コアの磁気特性が飽和してチョークの効果が低減してしまいます。

これに対し、L、Nのラインには反平行の状態で商用電流が流れる性質を活かし、チョークコイルの磁器コアにL、Nのラインを所謂コモンモード巻きで行うことにより、磁気コアの磁気特性の飽和を起こさず、L、Nの各ラインの高周波成分（ノイズ）の漏洩に対してチョークさせることができます。

このような構成からコモンモード巻きのコイル部品をコモンモードチョークと呼んでいるのであって、本質的には差動線路におけるコモンモードのノイズ対策とは異なるものです。

当ホームページでは、2本の電極対はそれぞれの電極で電流は反平行（⇄）の状態で伝送していくことを“25. これがグラウンド（GND）を流れるリターン電流！”のページで解説してきました。そのことからすると、そもそもラインを流れる電流に対してディファレンシャルモードと呼ぶのは適切ではないのです。

ただまあ、そうは言うものの実際のEMCの現場では電気回路学からのイメージで、“ディファレンシャルモード”、“コモンモード”の呼称が特に意味なく惰性的に使い続けられていくと思います。しかし、時にはその背景を理解して頂き、EMC設計を考えて頂きたいと思っています。

※関連ページ

25. これがグラウンド（GND）を流れるリターン電流！

26. EMCコモンモード電流は　・・・結局イメージか？

27. EMCフェライトコア、機器・装置のフレームグランド（GND）に嵌める！

EMC設計、GNDの機能を解説

EMC設計 MBDでDX! 技術＆学術　

高周波回路関係やEMC関連に携わるようになった方々は、多分その職場の古参の先輩から回路図や回路基板を見てインピーダンスが高い（or低い）ネェ、といった言葉を漠然と聞くことがあるでしょう。もっと短縮してハイインピー／ローインピーと言われることもあるでしょう？

高周波回路の設計を経験したことのある方は分かると思いますが、回路設計における基本のインピーダンスを50Ωとして考える癖がついているので、50Ωを下回るインピーダンスはローインピー、100ないし200Ωを上回るとハイインピーと言う傾向があるのではないか、と思います。勿論、個々人により解釈は変わりますが、ただこの時のインピーダンスは高周波に対するキャパシタンスやリアクタンスといった複素成分に対して評価しており、キロΩレベル以上は高周波にとっては実質的に絶縁していると考えます。尚、実数成分となるレジスタンスに対しては振幅抑制という観点と実損失という観点から積極的に評価したり、また状況によりしなかったりではないかと思います。

回路におけるインピーダンス評価は主として電源出力部、伝送路、終端部の負荷に対する傾向評価となっているかと思います。ただ単位がΩとなるため、どうしても抵抗をイメージしてしまうかもしれませんが、単純に各部位で電圧と電流の比がどうなっているのかを評価している、というように考えましょう。

一般的な評価として、

電源部では、ローインピー➡電源能力が高い／ハイインピー➡電源能力が低い

終端部では、ローインピー➡重い負荷／ハイインピー➡軽い負荷

となります。では伝送路に関してはどうなのかというと、

伝送路では、ローインピー➡耐ノイズ性が高い／ハイインピー➡耐ノイズ性が低い

となります。だからどうするということはここでは解説しませんが、これら3つの部位に対して、

EMC性能としては、ローインピー➡EMC性能が高い／ハイインピー➡EMC性能が低い

と、あくまで一般論ですが、傾向として評価できます。特に、伝送路に関しては、空間インピーダンス（電波伝搬のインピーダンス）となる377Ωが意識され不要輻射の原因となる場合があります。

とまあ、一般論を述べましたが、EMC設計の上ではこういったインピーダンスをどう考慮すべきでしょうか？基本的には高周波設計と同様に各部位間でのインピーダンス整合が取れるように回路設計及び配線設計を行うこととなります。但し、アナログ（RF）とデジタル（CMOSロジック）では信号帯域に対する考え方が異なります。

アナログでは対象周波数（狭帯域）に対してインピーダンス整合をとることが最重要となります。これに対し、CMOSロジックでは好ましい電圧波形を得るための周波数帯域の抑制が重要になります。そういった操作・調整を行うことが、結果としてCMOSロジックに対してインピーダンス整合を行ったことになります。そのため、アナログのインピーダンス整合設計のためにLC素子を使いますが、CMOSロジックではLC素子を使わないのが通常です。しかしながら、CMOSロジックのノイズを何とか抑え込むためでしょうか、ビーズやコンデンサが使われている例を目にすることがあります。必死になって対策を行ったのでしょうが、少しでも回路設計・配線設計を見直す時間があればもっとシンプルな形態で解決できたのではないか、などと思ったことがあります。

実際のEMC対策の現場ではどの程度のインピーダンス（値）の設計が適当なのかはそれぞれの状況によるので、定量的には定まるものではありません。しかし、そのような状況であってもシミュレーションが利用できれば、EMC性能の傾向とインピーダンスの状況を数値的に解析することができます。当社がご紹介している、PD適用、SD適用は、将にそう言ったインピーダンス値を取得できる方法なのです。是非ご参考にして下さい。

※関連ページ

PD適用に関する技術資料

SD適用に関する技術資料

WD提案に関する技術資料

EMC設計 MBDでDX! 技術＆学術

電源ラインや信号ラインの電流の流れ方については、当ホームページの“25. これがグラウンド（GND）を流れるリターン電流！”でも解説してきましたが、Hot側電極とGND側電極との間で反平行（⇄）の形態で流れることを解説しました。

しかしながら、EMC関係の一部のセミナーや記事等では、ベタグラウンド（GND）に流れる電流について、直流や低周波では最短距離で電流が流れ、高周波ではHot側の配線に沿って流れるとか、またはその逆に高周波でこそ最短距離で電流が流れるといったことが語られており、本当はどうなのかについて検討してみました。

そこで、電磁界シミュレータ（CST Studio Suite LE）を使ってベタグラウンドに流れる電流について検討してみることにしました。下記の図１はシミュレーションに用いたモデルでベタGND電極の形状は150 *200 (mm)、Hot側電極(Line)は幅1mmで長さが400mmとしGNDとLine間の距離(Z方向)は1mmとしました。このLineとGND間に配置する第1ポートを電源、第2ポートを終端抵抗にして計算を行いました。

先ず、電源を直流（DC）とした時の電流の流れの状況を図２に示します。

図２では、第1ポートと第2ポート間のGND電極上の電流の流れ方はLineに沿って上述したように反平行（⇄）の形態で流れており、第1ポートと第2ポート間の最短距離で電流は流れていないことが分かります。

次に、電源を高周波（1GHz）とした時の電流の流れの状況を図３に示します。

図３においても第1ポートと第2ポート間のGND電極上の電流の流れ方はLineに沿って反平行（⇄）の形態で流れており、第1ポートと第2ポート間の最短距離で電流は流れていないことが分かります。

以上のことから、ベタグラウンド（GND）に流れる電流は常にHot側の配線(Line)に沿って流れるのです。

これは、Hot側電極を流れる電荷に対してGND電極側にはその電荷の反対極性の電荷が流れ、それらはクーロン力によって常に引き合っているためと考えられます。

こう言いますと、物理で電流を理解されている方は、“電流は、本当は電子の流れでしょ！”と言われるかもしれません。確かにその通りですが、電源はその一方の極から電子を出す際、必ずその電源の他方の極より電子の取り込みが行われますので、この電子の取り込みは正孔（電子の欠陥）をその電源の他方の極より出しているのと同等になります。即ちこの正孔が正の電荷に相当し、電子は負の電荷ですので、前述のクーロン力の考え方と矛盾しない、ということになります。

上記した“GND電極上の電流の流れはHot側の配線(Line)に沿って流れる”という考え方を積極的に回路基板設計(A/W)で活かそうとするのが、当社の“WD(Wiring Board Design for EMI)提案”です。詳細につきましては、当社のセミナーでご紹介しております。

※関連ページ

　　　　9．ノイズ電流の流れ方。その前に前提のモデルを考えて。

　　　　6．コモンモード電流・リターン電流とEMIの関係、如何なるモデルか？

　　　　25．これがグラウンド（GND）を流れるリターン電流！

　　　　31．電源・信号ラインに対向するGND電極の幅は広い程よい、って本当？

　　　　5．回路基板におけるEMC設計の実践と検図。当社のWDを提案。

　　　　WDに関する技術資料

当ホームページではESD試験(IEC-61000-4-2)における不具合発生に関して、 “サージ関連試験での不具合対策は試験パルス印加による2次放電発生も勘案して”や“27. ESD試験時の2次放電発生の予見・・・simで確認。これが不具合原因！”等で、ESD試験でのESDパルス印加後の被試験機内の２次的な火花放電発生が原因となっていることを指摘してきました。しかしながら、その２次的な火花放電発生が如何にして被試験機の不具合を発生させているかについてはあまり明確な説明をしてきませんでした。

このページではその不具合発生に関して考察してみます。先ず、当方の資料“ESD試験（IEC61000-4-2）対策に関する技術資料”の中でESDパルス印加後における特に回路基板内での電源・信号ラインとGND電極パターン間で誘導電圧が発生するメカニズムを解説した部分があります。（下図）

この図はESDガンにより電流パルスが被試験機のフレームや回路基板のGND電極に流れ込んでいる状況です。この時回路基板でGND電極に沿って配置される電源ラインや信号ラインにはGND電極側を流れる電流により生じる磁界に対してその磁界を打ち消す方向に流れる電流が誘導され、その誘導によってGND電極に対して電源ライン・信号ラインに電圧が発生する、ということを説明しています。これは電磁界SimやSPICE等で解析することができ、ESDガンの設定電圧を4KVにして接触印加をすると、GND電極と各ライン間に+/-40V程度（ライン側の長さにもよる）の電圧変動が生じたりします。

ただ、この電圧変動は50ns以下程度の時間の減衰振動なので、例えばICが8MHzのクロック動作の場合は、1パルスが125nsなので半パルスに満たない時間でESDガンの影響はなくなりますが、実際はこの程度のクロックのICでも不具合を起こしてしまいます。実際のロジックの設計では何等かのチェック／リカバリ／リトライ等を行ってシステムの堅牢（ロバスト）性を確保していますので、ESDガンによる印加パルスがロジックのシステムを直接破綻させる可能性は低いと思われます。

そこで疑われるのがIC内の半導体構造自体への影響です。私がかつてIC設計に携わっていた頃、半導体の基板（サブストレート）上に複数のトランジスタを配置してそのデザインチェックをした際に出る“ラッチアップ”のエラーに悩まされた経験があります。これは、サブストレート内の小さな領域（プロセスデザインキットによるルール）にpnpn構造ができてしまっていることを警告するものです。pn構造と言えばダイオードが思いつくでしょう。pnpn構造はサイリスタと呼ばれ、条件によりそのサイリスタがON状態（ラッチアップ）となりpnpn方向に過大な貫通電流が流れ、ICのロジックは破綻し、その電流量によっては半導体素子が破壊してしまいます。このサイリスタは一旦ONになってしまうとその状態が保持されてしまうため、一旦全電源をOFFする必要があり、電源を再投入すれば、運が良ければシステムは再起動します。しかし、この状況を繰り返すとICは故障の状態になっていきます。

そこで、上記したサイリスタがONする条件ですが、電圧の時間変化：dV/dtが大きいパルス状のノイズがICの信号入力端に入った場合や、ICの電源端側の電圧変動で電圧が低下したタイミングで電源端側より高い信号の入力が生じた場合に起こります。

では、dV/dtが大きい（変化の早い／高い周波数成分を含む）パルス状のノイズはどういった時に起こるのでしょうか？これは当ホームページの“32. 物理屋が出番？ESDガンの特性はやっぱり物理的”で説明しましたが、火花放電が生じる前後（グロー放電の発生）で起こります。但し、定負荷下で規定されたESDガンのパルス波形を使って被試験機の任意のフレーム部位にESDガンを接触させて試験を行うのですが、その接触部での負荷インピーダンスは前述の定負荷とは全く異なる負荷条件となるため、規定通りのパルス波形をそのまま被試験機側に印加することはできず、特にパルスの高周波成分は入力されなくなります。

しかし、ESDガンによる被試験機に対する気中放電や、ESDガンでの接触放電でも被試験機内で２次的な火花放電を生じた場合は、その火花放電により試験機内の回路基板のGND電極と各ラインとの間でより大きいdV/dtをもつパルス状のノイズが生じているのではないかと考えております。

このdV/dtを如何に小さくするかですが、当社がご紹介しております“PD適用実践編”、“SD適用実践編”で説明している方法もdV/dtを抑制する方向に機能します。しかしそれ以上に、ESDガン印加後の2次放電の発生抑止が重要なESD対策と考えております。詳細は“IEC61000-4-2試験対策 Part-II ”のセミナーの中で説明しております。

※関連ページ

　　 32. 物理屋が出番？ESDガンの特性はやっぱり物理的

　　 ESDサージ・雷サージ・・・何が起きているのか、ご存知？

　　サージ関連試験での不具合対策は試験パルス印加による2次放電発生も勘案して

　　27. ESD試験時の2次放電発生の予見をsimで確認・・・これが不具合原因！

　　ESDシミュレーションに新たなソルバー登場！

　　ESD試験（IEC61000-4-2）対策に関する技術資料

電気回路の中でコンデンサは交流電流を流す素子として扱われますが、その素子の中でどのような動作で電流が流れているのか、までいちいち考えながら扱っている方はいないでしょう。コンデンサは誘電体を２つの電極で挟んだ単純な構造ですが、その電極間では電荷（電子）が誘電体の中を移動して電極間の電流を流すということではなく、電極間の電場の変化（交流電場）によって２つの電極にそれぞれ異なる極性の電荷を溜め、次の瞬間にその電荷を送り出すといった動作を繰り返すことで交流電流が流れます。

但し、この時交流電圧Eが掛かるタイミングとそれによる交流電流Iのタイミングにズレが生じます。その時の状態はオームの法則で表すことができ、I = jωC･Eとなり、jは虚数で交流周期の1/4（複素平面で90度）を表しますから、交流電流Iは印加される交流電圧Eよりも交流周期で1/4周期早いタイミングで流れることを表します。このような電流の流れ方を変位電流（電束電流）と言います。

ここで、前述したコンデンサの誘電体を空間とした場合を考えます。２つの電極が対向した所謂空気コンデンサの形態となりますので、２つの電極間に交流電圧が印加されれば、変位電流が流れます。この変位電流は、交流の様な周期的な交番電圧でなくても静電気放電のような瞬間的な電圧変化であっても流れます。そのため、電極が対向した空間で電極間の電圧がパッシェンの法則を満たす電圧に達するまでは変位電流が流れますが、パッシェンの法則を満たす電位差になると電極間には火花放電が発生し、今度は電子による実電流が流れます。この時電子が空間を自由飛行するとイメージされる方もいますが、通常の空気の空間の場合は空気を構成する気体がイオン化（プラズマ化）することにより、そのイオン間の電子の授受を介して電子伝導が行われます。そのため、流れる電流量は変位電流の時に比べ千倍以上の電流となって流れます。また、火花放電が起きるときは一般的にはグロー放電が起き、その後更に十分な電力が供給されるとアーク放電に移行します。アーク放電の特徴は定電流特性です。

このことを踏まえてIEC-16000-4-2で示される放電ガンの電流特性のグラフを観ますと、第2ピークの時間帯は電流変化が比較的小さくなっており、極めて短時間に電力が注入されることによるアーク放電ではないかと思われます。アーク放電は電力の供給が低下し且つ、アーク（陽光柱）が立っている周囲の温度が低下すると消滅します。これに対し、第1ピークの瞬間の前半は電極間の電位差の上昇と共に放電路となる領域の気体のイオン化が進行したストリーマと言われる状態となり、発光が無い（発光する場合もあります）ものの電子伝導ができる状態となります。第1ピークの瞬間の後半はグロー放電として発光を伴う火花放電を生じると共に、電極間の電位差が急激に低下し、電子伝導による電流量も急激に低下していきます。よって、電極間に変位電流が流れるのは電極間に電位変化が生じた最初の極短時間（0.1～0.3nsレベル）だけではないかと考えられます。

ESD関連の記事ではESDガンによるESDパルスの印加後、変位電流や磁気的誘導電流によりスペースのある導体パターン間であってもESDパルスは流れ込んでいく状況を電磁界シミュレーション等の表面電流の可視化から説明されたりしますが、実は先に説明したようにESD印加時は通常の電気回路学や電磁気学とは異なるダイナミックな物理的反応によって電圧及び電流の分布が変化するため、通常の電磁界シミュレーションで解析するのは困難なのです。詳細につきましては“27. ESD試験時の2次放電発生の予見をsimで確認・・・これが不具合原因！”をご覧ください。

しかし、電磁界シミュレーションによって火花放電前はどのような状況なのか、また火花放電を起こしやすい部位等があるのか、等を可視化することは可能です。当ホームページの記事“サージ関連試験での不具合対策は試験パルス印加による2次放電発生も勘案して”にもある様に、当方はESDガン印加後の2次放電の発生を重要視しており、その発生抑止が重要なESD対策と考えております。詳細は“ESD試験（IEC61000-4-2）対策に関する技術資料”をご参照ください。また、火花放電発生と機器の不具合発生との因果関係についてはまた別の記事でご紹介したいと考えております。

※関連ページ

サージ関連試験での不具合対策は試験パルス印加による2次放電発生も勘案して

27. ESD試験時の2次放電発生の予見をsimで確認・・・これが不具合原因！

ESDシミュレーションに新たなソルバー登場！

ESD試験（IEC61000-4-2）対策に関する技術資料

EMC関連のセミナーを聴講させて頂くと、よく講師の方が下図のようなマイクロストリップ線路のモデルを示して、電源ラインや信号ラインの形態で活線に対向するGND電極パターンで活線（ライン）方向に対する幅方向の長さ（幅）は広い程よい、という説明をよくされます。

理由として、

①GND電極パターンにより生じるインダクタンス成分を逓減できることにより、

②GND電極パターン全体の電位を0Vに近づけることができ、

③GND電極パターンにより生じる不要輻射(EMI)を低減できるから、

等と解釈しているようです。

一般的なEMCを担当されている方々は、素直に納得してしまうかもしれません。でも、これって本当なのか、と疑ってみるのも自身のスキルを高めるために必要かもしれません。

そこで電磁界Simを使って伝送路に於ける電流・電圧分布の状況を可視化してみました。伝送路のモデルとして屈曲部を持つ長さ300mmのマイクロストリップライン（伝送路）を活線側の幅を0.2mm、GND側を(1) 幅200mmのベタパターンと、(2)幅100mmで活線側に合わせて切り欠きのあるパターンとして、それぞれのモデルの誘電体厚みを0.1mm（4層基板の表面層を想定、下図参照。）としてSim計算してみました。

下図は100MHzでの(1),(2)モデルのGND電極に於ける電流分布を示しています。(1),(2)モデル共にGND電極上で活線と垂直に対向した領域に電流が分布した状態となっており、(1),(2)モデル共GND電極の幅方向の端部の電流分布は殆ど0に近い状態となっています。

ここで先ず、確認しておきたいことは電流分布があるということは電位（電圧）があるということであり、電流分布が無いということは電位が0Vということになります。即ち、電流は電荷の移動であり、電荷があるということは電圧を持つことを意味するからです。従いまして、AC（高周波）であれDC（ACの周波数を0に近づけていってもその途中に特異な特性上の変化点は無い）であれ、活線と対向するGND電極の領域には電圧（活線に対して反対極性）が生じ、その他の領域で電位は0Vに近づきます。

ということで、上記②で述べたGND電極パターン全体を0Vに近づける、というのは現実とは異なる考え方なのです。そもそも活線側に信号（高周波）や電源の電圧がかかっているのにその対向側が常に0Vという考え方は電気回路学のような伝送路の長さ・形状を考慮しない回路モデルの考え方であって、その考え方をそのまま現実の回路に当てはめるのは適切ではないのです。

また、前述の①に述べたGND電極のインダクタンス成分に関しては、(1)、(2)のシミュレーション結果から(2)の伝送路の伝送路インピーダンスが大きくなる傾向になっており、GND電極の形状による伝送路インピーダンスへの影響はあると考えられます。しかし重要なことは活線とGND電極が常に対向した形態で伝送路において連続し且つ維持された状態となっていることで、(1)、(2)のシミュレーションでの伝送路における各周波数での損失は下図に示すように略同等となっています。

更に、前述③に述べた不要輻射（EMI）関係は伝送路の形態（活線やGNDの各パターン）や寸法、更には信号（ノイズ）の周波数に依存するため、今回のモデルだけから結論を出すことは難しく、場合に合わせて検討すべき、となります。

但し、GND電極パターンを広くしたから不要輻射が低減するというのは、少しステレオタイプ的で、やはり対向する活線側のパターン形状も考慮すべきです。活線側のパターン形状で共振（定在波）が起きている状況では、GND側でも同時に共振（定在波）を起こしていることを意味し、GND電極パターンを広くしたから共振が起きないということにはならないのです。

こう言った信号ライン、電源ラインにおける共振抑制には当社のSD適用、PD適用といった考え方を是非ご検討して頂きたいです。これらはシミュレーションで行いますので、ノイズ抑制効果（ノイズ輻射量の数値化は不可）を数値で検討できますし、素子の調整も可能でEMC設計として回路図設計段階での検討が可能となります。

EMC関連のハウツー本等の中で著者のイメージからGND電極パターンについて解説している記事もあったりしますが、Simをしてみるとその思い込みのイメージとは異なっていることが分かります。当社は“EMC設計 MBDでDX! 技術＆学術”の セミナーでGND電極について解説しております。こちらも是非ご検討下さい。

少し話題がズレますが、活線とGNDとはそれぞれ異なる方向に電流が流れるという考え方から、活線とGND間には所謂“フレミング左手の法則の力”による斥力が生じていると考えている方も居られるようですが、前述したように活線とGNDには異なる極性の電荷が移動することからそれらの電荷による“クーロンの法則の力”（引力）が働くので、先ほどの斥力はキャンセルされるとも言えるのです。理屈っぽい話になりましたが、結局のところ、実際の活線とGNDの間には引力も斥力も存在しません。

※関連ページ

PD適用に関する技術資料

SD適用に関する技術資料

EMC設計 MBDでDX! 技術＆学術

回路基板のA/W設計を行っている時に、回路図面の信号ラインや電源ラインが回路基板端部よりコネクタを介して他の回路基板に繋がる構成となっていて、その信号ラインや電源ラインにEMC対策のフィルタを挿入する設計になっているような場合に、そのフィルタの配置に関して、①各ラインの信号源又は電源側、或いは②各ラインそれぞれのコネクタ側の何れがよりEMC設計として好ましいでしょうか？

これに関してはケースバイケースな面もありますが、EMC設計の段階としては迷わず①を考えるべきです。フィルタの類は基本的に伝送線路におけるインピーダンスミスマッチによって不要帯域のノイズをノイズ源側へ反射させる機能を持ちますので、不要なノイズをできるだけノイズ源から漏洩させないようにすると考えるべきでしょう。しかし、ケーブル等からのノイズの輻射を想定すると、ケーブルが接続するコネクタ部の方がより効果的にノイズ抑制ができるのでは、とも考えられます。しかし、既にケーブルに接続先の他の回路基板からのノイズが重畳してきている場合には、そのノイズに対してコネクタ付近に配置したフィルタはそのノイズをケーブル側に反射させてしまうので、ケーブルにおけるノイズの定在波を起こしやすくなり、ノイズ輻射の原因となってしまいます。やはり、フィルタの類のコネクタ付近の配置はあまり好ましいと言えません。

同軸ケーブル等伝送インピーダンスが調整されたケーブル等を除くと、よく使われている回路基板間を接続するケーブルのインピーダンスは高め（100Ωを越える程度でしょうか？）で且つ一定ではありません。それに対し、4層基板等の回路基板のラインのインピーダンスは70Ω以下程度と、よく使われる（廉価な）ケーブルに比べ低めになります。そのためどうしてもコネクタ部ではインピーダンスミスマッチが生じ、ノイズとなる周波数帯域では定在波が生じやすくなります。

ただ、この時の特徴としてコネクタ部での低いインピーダンス側となる回路基板側の伝送路で生じる定在波の電流振幅は増大する傾向となります。そのため、その増大した電流振幅を逓減させる損失系の素子（抵抗やビーズ）をコネクタ付近で挿入させることはノイズ低減する上で極めて有効となります。

しかし、実際の回路基板の実装の状況をみると、コネクタ周囲にはコンデンサが数多く配置されている例が多く、回路の考え方は様々と思いながらも私としてはどの程度有効に機能しているのか、等と思ったりします。

こう言った信号ライン、電源ラインにおけるフィルタの類やビーズ、コンデンサ、抵抗といった素子の機能及びノイズ抑制効果、更には回路を機能させるための信号品質の検討に当社のSD適用、PD適用といった考え方を是非ご検討して頂きたいです。シミュレーションで検討しますので、ノイズ抑制効果（ノイズ輻射量の数値化は不可）を数値で検討できますし、素子の調整も可能で設計段階でのEMC設計上での最適化も可能です。

※関連ページ

　　PD適用に関する技術資料

　　SD適用に関する技術資料

　　2. ICの電源ライン、パスコン最適化に当社のPD適用。

　　3. 信号ラインのダンピング抵抗、当社のSD適用のSimモデルで抵抗値を設定。

　　10. EMC設計、レガシー3D-SimからMBD (1D-CAE)へDX！

　　23. 回路基板のデジアナ分離・・・GNDパターンは、、、

　　MBD、EMC設計を革新

　　DX時代のイノベーション

当社ホームページの記事、“5. 回路基板におけるEMC設計の実践と検図。当社のWDを提案。”というのがあり、その中で

～例えば、回路基板設計におけるEMC設計の有名なルールとして信号ラインの”GND跨ぎ禁止”、”電源跨ぎ禁止”があります。このルールを守れないとEMCルールチェッカーでは”跨ぎ”を生じている箇所を指示してEMCリスク”高”を警告します。しかし、4層基板などでは、通常2層目をGND層、3層目を電源層とするので、4層目の長い信号ラインは必ず”GND跨ぎ”や”電源跨ぎ”が生じます。もし、このルールを回避出来なければ、4層基板を試作してはいけないのでしょうか？～

と記載しております。

4層基板については、基本構成“1層目（表面／A面）・配線層、2層目・ベタGND層、3層目・電源層、4層目（裏面／B面）・配線層”としていることを前提としています。

この構成で必ず生じる4層目の長い信号ラインの”GND跨ぎ”や”電源跨ぎ”は、是非当社が提案しております、WDのA/Wのルールを適用して頂ければEMIの課題を回避することができます。是非当社のWD Part-II＜A/W設計ルール＞を参考にして頂きたいです。

今回は、特に3層目の電源層のパターニングについて考えてみたいと思います。

一般的に機器の回路基板の電源配線については、回路基板上の電源部位から機器の回路のコアとなるSOCや複数のドライバーICの各電源端子に向けて、“できるだけ距離を短く”、且つ“できるだけ配線パターン幅を広く”して配線すべきと先ず考えるでしょう。またハウツー本や業界誌等でもそう指導したりしています。その意図するところは、電源配線パターンの導体損失（IRドロップ）を低減することと、電源配線のインピーダンスをより低くするためです。

そのため電源配線パターンとしては、回路基板上でSOCや各ICが配置される領域を含むように大きな矩形パターンを配置して、そのパターンからSOCや各ICの電源端子にVia等を介し結線して低インピーダンスで低損失な電源配線パターンを形成するでしょう。また、この構成により大きな電源パターンが２層目のベタGND層と対向して接地コンデンサ的な形態になるので、電源ノイズを低減させる効果が期待できると考える方も居られるでしょう。この配線の仕方は島状配線と呼ばれることもあり、よく行われている電源配線方法です。

しかしながら島状配線に関しては、そのパターン形状によりEMIノイズの要因とされる形状共振が生じ易いという指摘もあり、その共振現象を回避するためにSOCや各ICの電源端子にそれぞれライン状パターンで直接向かわせる電源パターンとする考え方もあります。これについてはスター型配線とも呼ばれたりします。

電源配線に関してはEMC設計の観点から、回路基板上（更にはケーブル等で接続される子基板上も含めた）SOCや各ICの電源端子と、電源部位との間の高周波帯域でのデカップリング（非結合）が十分とれているかが重要となります。このデカップリングの評価について、当社はPD適用をご紹介しております。詳細につきましては、“PD適用・基礎編”、“PD適用・実践編”を是非ご参考にして頂きたいです。

このPDで評価すると、ICのクロック周波数の高調波帯がEMIの対象帯域となる場合は30dB以上、クロック周波数の基本波がEMIの対象帯域内となる場合は50dB以上のデカップリングが必要となります。こういったデカップリングを得る上で、電源配線の島状配線は不利な形態になり易いのです。

電源配線で、IRドロップを最優先課題として配線設計しがちかもしれませんが、EMC設計の観点からの事前の評価も是非ご検討頂きたいと考えております。PDの評価からは、電源ラインのインピーダンスは高め、ライン長としては長め、にすることにより電源デカップリングは増大させ易くなります。しかし、電源配線のIRドロップ対策に対しては相反する形態となります。従って、必要とするデカップリングを得られるように配線幅・長さを予め設計しておく必要があります。その設計に際してはシミュレータを使ったPDで評価しておくことをお勧めします。

また、この電源デカップリングの考え方は、当ホームページの“23. 回路基板のデジアナ分離・・・GNDパターンは、、、”でも記しておりますが、デジアナ分離にも適用できます。分離の状況についてPDを使って評価することができます。

※関連ページ

　　　2. ICの電源ライン、パスコン最適化に当社のPD適用。

　　　5.回路基板におけるEMC設計の実践と検図。当社のWDを提案。

　　　23. 回路基板のデジアナ分離・・・GNDパターンは、、、

　　　PD適用に関する技術資料（PD適用・基礎編／PD適用・実践編）

　　　電源ライン設計を革新。PD適用

　　　WD Part-II＜A/W設計ルール＞

不要輻射（EMI）対策の現場で、何となく機器・装置等のフレームグランドがアンテナとなってノイズを放出しているのではないか、等と考えてしまうことはないでしょうか？そんな時、フレームグランドにフェライトコアを嵌められないだろうか、なんて思ってしまうことはないでしょうか？対策活動が苦しくなってくるといろいろ妄想してしまうものです。

当ホームページの“24. フレームグラウンドにノイズ電流ッ！、、、普通に流れます。”でも記しておりますが、フレームグラウンドにノイズ電流が流れ、それがノイズの不要輻射（EMI）の要因になることは明らかであり、その状況は電磁界Simでも確認することができます。

EMI対策を検討している機器・装置の内部のエレキ構成にもよりますが、もしメイン基板とサブ基板があり、それらをハーネス（ケーブル）で接続する構成がある場合、大概そのハーネスにフェライトコアを装着してEMI対策の効果を得ていることでしょう。そこで更なる効果を期待して上記したような“フレームグランドへのフェライトコアの装着を妄想してしまうのかもしれません。

このフェライトコアに関しては当ホームページ“EMCノイズ対策部品のフェライトコア。EMI対策の定石？”の中でも触れていますが、そのEMI低減のメカニズムについて、電磁界シミュレータ（CST Studio Suite LE）を使って検証してみました。

　　　　　　　　　　図－１

図－１はSim検証するためのモデルであり、信号ラインとGNDラインの対でハーネスを想定したモデルとし、そのハーネスモデルの下方にベタのGNDパターンを配置してこれでフレームを想定したモデルとして、同一フレーム内でメイン基板からサブ基板に信号を伝送している構成をSimモデルとしてみました。

ハーネスのGNDラインは下方のベタのGNDパターンと接続しており、信号ラインとGNDライン対の一方の端に信号源、他方は開放の状態にして、信号ラインとGNDラインの対の信号源側の近傍にフェライトコアを装着（コアの中央の隙間にハーネスを通す）した状態にしています。

　　　　　　　　　　図－２

　　　　　　　　　　図－３

図－２は信号入力後0.9ns後のSim結果であり、図－３は上記のフェライトコアをハーネスに装着しなかった時の信号入力後0.9ns後のSim結果です。図－２、図－３を比較して観ると、フェライトコアの有り／無しにより、ライン対（ハーネス）の下方のベタGND、即ちフレームでの電流値及びその分布はフェライトコアが有る時の方が小さくなっていることが分かります。

このメカニズムは当社のホームページ“24. フレームグラウンドにノイズ電流ッ！、、、普通に流れます。”でも説明していますが、図－４に示すように、信号ライン対又は電源ライン対の活線側及び、フレームGND（図－２、３ではベタGND）を流れる電流Igに対してフェライトコアがインダクタとしてチョーク（電流を抑制）しているためなのです。

　　　　　　　　　　　　図－４

従って、電流Igをチョークする作用として“フェライトコアをハーネスに装着した”というのは、“フェライトコアをフレームグランに履かせた”と同等ということになります。何れによっても電流Igはチョークされ、機器・装置のフレームがアンテナ（放射体）となって放出されるノイズは低減されます。

しかしながら、不要輻射対策の現場で、既にハーネスにフェライトコアを装着しているのに、ノイズレベルが規定値まで下がらず、フェライトコアをハーネスに数珠の様に複数装着させている状況もあったりします。ご存じのようにフェライトコアの装着は１個目で顕著なノイズ抑制効果を発揮しますが、更にコアを追加しても期待したノイズ低減効果は得られないものです。これは基本的に信号ラインや電源ラインにおけるノイズレベル（絶対値）が高いためなのです。

そのような時は、当社が提案しております、PD、SD適用でノイズ対策を施し、更にノイズ抑制効果を追加したい場合にフェライトコアの装着を加えることをお勧めします。尚、PD、SD適用は回路図設計段階から実施できるEMC設計です。

関連ページ

         24. フレームグラウンドにノイズ電流ッ！、、、普通に流れます。

         25. これがグラウンド（GND）を流れるリターン電流！

         EMCノイズ対策部品のフェライトコア。EMI対策の定石？

         EMC設計 MBDでDX! 技術＆学術

         信号ラインのEMC設計は”SD適用”で決まり！

         電源ライン設計を革新。PD適用

当ホームページのコンサルブログの記事、“サージ関連試験での不具合対策は試験パルス印加による2次放電発生も勘案して”や“ESD試験（IEC61000-4-2）対策に関する技術資料”のテキストPart-Iの中で2次的放電に関する下記図－１等で解説しておりますが、ESDガンの印加による機器内での2次放電発生の可能性について電磁界Sim（CST Studio Suite LE）を使って検討してみました。

　　　　　　　　　　　図－１

そのSimモデルは図－２に示すように厚み1mm、幅50mmの金属板を周回させてフレーム（300✕200✕50mm）とし、その周回の起点と終点となる部位に0.1mmのギャップ（空隙）を作っておきます。これは一般的な電子機器の金属フレームを想定し、その金属フレームの一部に電気的な接触が不十分な状態（接触する金属板間での溶接不良とか金属表面上の防錆メッキの酸化による不導通化等）が生じた状況を想定しています。

　　　　　　　　　　　図－２

この金属フレームに図－２に示す箇所に機器をアースするGND配線を設定し、ESDガンよりESDパルス（基本的にはIEC61000-4-2 で規定された電流パルス）を注入します。ESDガンの設定電圧は4kV（ESD耐性を観るための高めな設定）としています。

図－３はESDガンからのESDパルス注入後1.1ns（所謂ESDパルスの第1ピークの時間帯）におけるフレーム表面上のESD電流の流れる状況を示しています。ESD電流の流れ方の特徴としては、ESDガンの電圧印加時の放電チップの極性によりますが、放電チップ側からフレームのGND端子側に向けて（或いはその逆に）電流は流れていきます。その際、電流は金属フレームのエッジ（縁部）に集中して流れていく傾向があります。これは電流とそれによる磁界成分との関係で、フレームのエッジ周辺の空間で磁界成分が急激な方向転換（⇄のような）を生じるため磁界密度が上昇し、それを補う電流密度の上昇が生じるため、と考えられます。勿論その状況はこのSimでも確認できます。

　　　　　　　　　　　図－３

このESDパルスが印加された際の上記の0.1mmのギャップに生じる電圧について、図－４に示します。このSimの結果によると、ギャップ間にはESDパルスの印加後50nsの間に7回にわたり300Vを超す電位差が生じていることが分かります。ここで、0.1mmのギャップに300V以上の電位差がかかった時、何が起こるかが問題なのです。

　　　　　　　　　　　図－４

ここでちょっと火花放電（所謂スパーク）に関する性質について説明します。この火花放電に関しては、パッシェンの法則というものがあり詳細な説明はここでは省きますが、火花放電を生じる際の、空間で対向する電極間の距離（d）とその電極間の電位差（Vs）による電位勾配Vs／dは、空気中では一定になる傾向を示します。良く知られた例として、空気中での1cmの電極間では約30kVで火花放電を生じます。

これを今回のSimに当てはめると、0.1mmのギャップでは電位差300Vを越えると火花放電が発生することになります。今回使用した電磁界シミュレータでは、空間の電磁界を解くためのソルバーであるため、火花放電現象（空間のプラズマ発生）を解析することはできませんが、プラズマが生じる条件が生じているかどうかを観ることはできます。尚、プラズマ（火花放電）が発生すると対向する電極間の電位差は急激に低下します。ESDパルスの場合、nsレベルで電流の放出が終わるので、火花放電で生じたプラズマは数nsしか継続せず消滅します。従って、実際のギャップ間の電位差は図－４で示したように300Vを何回も越えるということは無く、1度超えた後の火花放電発生によりかなりの低電位差まで低減し、それ以降はその低電位差レベルで減衰振動するものと思われます。何故なら火花放電の発生はギャップ間の電位差を解消（所謂リセット）する方向に作用するからです。

ではESDパルス印加時に発生する２次放電が如何に電子機器・装置に不具合を発生させるのか、については今のところ解明できていません。しかしながら、私の現役時代の経験として、ESD試験対策の現場でこの２次放電発生の回避を意図した対策は機器の不具合発生を解消させることができました。

また、（株）ノイズ研究所様が提供されている微小ギャップ放電チップ（通常の放電チップよりも印加する電流振幅波形が大きくなる傾向があります）等はギャップ起因の２次放電は電子機器・装置へのダメージを高めてしまう性質があるのかもしれません。更に、ESD対策としてよく行われるGND強化と称するフレーム等への板金追加やアルミテープ貼り等は、結果的に前述の２次放電発生を回避させているのかもしれません。

２次放電発生とその影響については当ホームページの“ESDシミュレーションに新たなソルバー登場！”でも紹介しておりますが、プラズマ発生に対応したシミュレータにより解析できるものと思われます。尚、今回紹介した電磁界シミュレータによるESD試験のSimの設定方法等については、当社のセミナー“IEC61000-4-2試験対策 Part-II”の中で紹介しております。ご興味のある方は是非お問い合わせください。

関連ページ

　　ESD試験（IEC61000-4-2）対策に関する技術資料

　　ESDシミュレーションに新たなソルバー登場！

　　サージ関連試験での不具合対策は試験パルス印加による2次放電発生も勘案して

　　ESDスキャナで観測。でもやっぱり対策はいつものGND強化？

　　ESD対策、スキャナツールの解析は有効？

　　ESD対策の新たなる進展はあるのか？

　　4 ESD及び静電気による機器・装置の不具合解析に当社のESD2

不要輻射（EMI）ノイズの発生メカニズムとして、EMC関係の解説書やセミナー等では図-1に示すように、ノーマル（人によってはディファレンシャル）モードとコモンモードというノイズ電流の流れ方があるから、とされています。このコモンモードに関して、如何なるものか、検討してみました。

その前に、ここでの言葉の使い方で、ディファレンシャルモード／コモンモードについてですが、それらは本来２つの信号源及びそれらの伝送路を使った信号伝送（一般的には差動伝送）において定義される成分の波動モードに対する呼称であり、EMC関連で説明されるものとは本質的に異なりますので、上記のノーマル（当たり前）モードは良いのですが、コモンモードは差動伝送のコモンモードと混同しないように”EMCコモンモード”と呼びます。

さて、本検討のEMCコモンモードですが、当方にとって下記２つの疑問があります。

①EMCコモンモードの電流を流す起電圧源はどこにあるのか？

②そもそも何故EMCコモンモードが存在するのか？

①に関して、セミナー等で講師に質問したことがありますが、“〇〇（EMC関連の本）の☓ページを読んで下さい”と自らの勉強を促されたことがありました。勉強してから来いということですね。それはさておき、 ②にも関連しますが“ノーマルモードからコモンモードへ（その逆も）の変換が起きるから”、また“その変換は伝送路間の接続箇所（基板配線とケーブルの接続とか基板内配線でも配線幅が変化する箇所等）で生じ、その箇所が起電圧源となる”とよく解説されています。人によってはループ配線や配線周囲とフレーム等との浮遊容量が起電圧源になると考えているようですが、さすがに誘導性・容量性のパッシブ素子成分が電圧源になるというのは無理があるでしょう。

さて、前述したモードの変換については差動伝送におけるモード変換（ミックスモードSパラメータで説明される）に合わせたような説明で、Hot（信号／電源）ラインとGNDラインの一般的な伝送路に、フレームGND・システムGNDなる概念極を加えた疑似差動線路を構築することにより前述のモード変換を起こす構造があると考えられているようです。

しかし、そもそも差動とは異なる単一信号源とその伝送路（シングルエンド）において差動におけるモード変換を当てはめるのは無理があります。また、モード変化を起こす箇所に関して言えば、その箇所は伝送路のインピーダンスが変化する（インピーダンス整合が崩れる）点であり、その点で生じるのは反射波であって、その反射波もやはりノーマルモードであり、EMCコモンモードではないのです。

この状況を電磁界シミュレータ（CST Studio Suite LE）で検証してみます。

図-2はそのシミュレーションモデルで、2本の導体ライン（HotラインとGNDライン）の一方の端に信号源、他方の端（負荷側）は開放として、信号源側から負荷側に向けて電流が流れるようにすると共に、GNDライン及びHotラインの下部にGND板（ベタパターン）を置き、このGND板は信号源側においてGNDラインと接続（短絡）させて、図-1に示したEMCコモンモードの回路モデルに相当する構成にしてSimしてみました。

図-3はその結果であり、HotラインとGNDライン、GND板周囲に表示された➡は電流の分布状況を示しています。尚、その➡の大きさや色は電流密度の大きさを示し、➡の向きは電流の流れの方向を示しています。図中、左側の信号源からの電流の流れだしに対して0.4ns後の電流分布の状況を示しています。

特徴的なこととして、先ず電源側からHotラインとGNDラインの負荷側に向けて電流分布が移動していくことと、GNDラインにおいてはHotラインとは逆方向を向いた電流が移動していることです。（図をズームして観て下さい。）この理由については“25. これがグラウンド（GND）を流れるリターン電流！”を参照して下さい。

次に、HotラインとGNDラインに同方向に流れる電流を見出すことができないということです。即ち図-1に示したEMCコモンモード電流Icに相当するものは観測できないということです。

そして、GNDラインとGND板には同方向（同じ向きの➡）の電流が流れるということです。これは図-1で解説されているEMCコモンモード電流Icの流れの向きとは全く異なる点です。これはGNDラインとGND板とが同電位の関係となるため、当然の結果と言えます。図-3ではHotライン下部のGND板上には電流が分布しますが、GNDライン下部のGND板上には電流が分布しません。これはGNDラインとGND板間が同電位で電界が生じていないためなのです。

電磁界Simの計算結果としては

｜Hotラインを流れる電流｜=｜GNDライン＋GND板を流れる電流｜

という関係になっており、” 24. フレームグラウンドにノイズ電流ッ！、、、普通に流れます。”の中でも示しましたが、図-4に相当する関係になっているのです。これは電流においてdivJ = 0なる関係があるためです。この詳細については” EMC設計 MBDでDX! 技術＆学術”のセミナーの中で説明致します。

EMC関連の記事の著者やセミナー講師の方々は、EMCコモンモードは測定することはできないと述べられていますが、シミュレーションによってもEMCコモンモードを評価できないということからEMCコモンモードは存在しないと考えるべきかと思います。勿論、SPICE等の回路シミュレータでも扱うことはできません。

以上のことから、EMCコモンモードはEMCの現象を回路学的な扱いの中からそのように見え、上手く説明が付くものとして作られたイメージではないかと思われます。

それでも”電源回路にはコモンモードフィルタがあるぞ”、と言われる方がおられると思います。これについても結局上記と同様な説明ができるのですが、それについてはまた場を改めて解説致します。

関連ページ

　　　9.ノイズ電流の流れ方。その前に前提のモデルを考えて。

　　　6.コモンモード電流・リターン電流とEMIの関係、如何なるモデルか？

　　　24.フレームグラウンドにノイズ電流ッ！、、、普通に流れます。

　　　25.これがグラウンド（GND）を流れるリターン電流！

　　　EMC設計 MBDでDX! 技術＆学術

電源（又は信号源）から目的のIC等の端子に繋がる電源ライン（又は信号ライン）で流れる電流についてはEMC関連の書籍等で、“電源ライン（又は信号ライン）に沿って電流が流れていき、GNDパターン（ライン又はベタ）を通って電源（又は信号源）に戻る”、と説明されています。特に上記GNDパターンを流れる電流をリターン電流と言い、そのリターン電流が流れるパターンをリターンパスとし、このリターンパスの確保（短い・幅広といった低インピーダンス化）がEMC対策上重要なパターン設計である、と解説しています。

しかしながら、そう言ったリターン云々はどの程度重要なのか、そもそもリターン電流とは何なのか、を考えたことはあるでしょうか？

そこで、最近、電磁界シミュレータで有名なCST Studio Suite LEを個人の学習用途でダッソー・システムズ社様のWebサイトよりダウンロードし当方のPCにセットアップして、3D電磁界Simができる環境を構築しましたので、そのリターン電流なるものをこのシミュレータを使って検討してみることにしました。

Simモデルとしては図-1に示すように2本の導体ライン（HotラインとGNDライン）の一方に信号源、他方（負荷側）は開放として、信号源側から解放端に向けて電流がどのように流れるのかをSimしてみました。

図-2はその結果であり、HotラインとGNDライン周囲に表示された➡は電流の分布状況でありその大きさ及び方向性を示しています。図中、左側の信号源からの電流の流れだしに対して0.1ns後、0.5ns後、1ns後の電流分布の状況を示しています。

特徴的なことは、時間の経過と共に電源側からHotラインとGNDラインの開放端側に向けて同時に電流分布が移動していくことと、GNDラインにおいてはHotラインとは逆方向を向いた電流が移動していることです。（図をズームして観て下さい。）

特に、GNDラインにおけるHotラインとは逆向きの電流が移動していくのは奇異に見えるかもしれませんが、電磁気学的に電流とは“単位時間中に移動する電荷量”ということになるので、このSimにおける電流の移動方向と電流の矢印が一致する場合、“正の電荷の流れ”ということになり、電流の移動方向と電流の矢印が一致しない（逆向き）の場合は、“負の電荷の流れ”ということになります。これは信号源自身の電圧で押し出される正負の電荷量が等しく、それにより信号源の両端の電位差（電圧）が保たれることを意味しています。またこれは実際の動作時の電源における電力出力端（正極）とGNDとの電位差が変化しないことに相当します。

このようなSimの結果から、HotラインとGNDラインの電流は信号源側から逆平行の状態で負荷側に向かって移動していくのであって、EMC関連の書籍等で説明されているGNDパターンでのリターン（戻りのイメージ）で流れているのではないことが分かると思います。

とは言うものの、“だから何なんだ！”という声が聞こえてきそうです。実はEMC設計、特に回路基板上のパターン設計として“Hot（電源・信号）ラインとGNDラインの電流が逆平行の状態で安定的に流れるようにラインパターンの配線方向に関して、ライン間の距離やラインの形状を維持できるようにパターニングすることが重要であることが分かります。従来から言われている最短距離で配線する、GNDパターンは幅広にする、といった事柄は最優先の事項ではないのです。詳細につきましては当社が推奨しております、回路基板のA/W設計におけるEMC設計WD（Part2）のセミナーでご紹介しております。

従来のEMC関連書籍で説明されているリターン電流は、基本的に電気回路的な考え方に基づいて説明がなされており、見た目の様子からそのようにイメージするとよいという解説になっているようです。今回使用したシミュレーションは電気回路学には無い電荷、電界、磁界といった概念（電磁気学）を基に計算しており、実際に何が起きているかを可視化できています。こういったシミュレータを使うことで例えば、GNDパターンを意図的に変化させた場合とか、Hotライン－GND間にコンデンサを入れたり、ラインにコイルを挿入した際等の電流の流れも可視化することができます。単に著者のイメージで電流の流れ方を解説している書籍もあったりしますが、Simしてみると思い込みのイメージと異なっていることが分かります。詳細につきましては、当社のセミナー“EMC設計 MBDでDX! 技術＆学術”の セミナーでご紹介しております。

関連ページ

　　9.ノイズ電流の流れ方。その前に前提のモデルを考えて。

　　6.コモンモード電流・リターン電流とEMIの関係、如何なるモデルか？

　　26. EMCコモンモード電流は　・・・結局イメージか？

　　WDに関する技術資料

　　EMC設計 MBDでDX! 技術＆学術

グランド、特に電子機器・装置で接地されたフレーム（シャーシ）におけるノイズ電流の流れ方に関して、多くのEMC関連書籍や業界誌等ではよく目にするモデルを使ってコモンモード電流として流れることを解説しています。当ホームページにおいても技術解説、“19. グラウンドループ➡ノイズ放射・・・過剰な妄想かも！”の中でも当方の独自の視点で説明してきましたが、もう少し深堀してみます。

先の記事（19.）の中でも扱っていますが、

EMC関係者の間では図－１にある様に信号源から負荷に向けて伝送線路（活線とGND線）にノーマルモードの電流が流れるときに、その2本の伝送路とシステム（仮想的？）GNDとの間にコモンモードの電流（ノイズ）が発生する、と一般的に解説されています。しかし、この時のノイズ源が2本の伝送路（活線とGND線）とシステムGNDの間に何故生じてしまうのかについては回路学的にも電磁気学的にも明確な説明は付けられない、というのが当方の立場です。

そこで新たな解説モデルを図－２に示したいと考えております。

先ず、システムGNDといったものですが、何処にあるのか、実際の機器・装置を扱っている上では何に該当するのか、極めて不明確です。実際のEMCの課題を考える上では機器・装置の接地されたフレームと考えるべきでしょう。そして、図－１のように信号源から負荷に向けて伝送線路に信号を流す時、信号源と負荷はそれぞれフレームGNDに繋がった状態となります。

このモデルから言えることは、下記となります。

①信号源から伝送線路に信号電流（In）が従来の解説通りノーマルモードとして流れる。

②信号源からは、伝送線路の活線側を通り、負荷の接地端よりフレームGNDを通り信号源の接地端に戻る電流（Ig）も存在する。

③電流Igはフレーム（GND）と同電位となる伝送路のGND線側には流れない。

④よって伝送線路の活線にはIn＋Igの電流が流れる。（キルヒホッフの第１法則）

実はこの状況は電磁界Simで確認することができます。また、実際の現場においても伝送路にハーネス等が介在する場合にそのハーネスをフェライトコアに通すことにより不要輻射対策をする場合がありますが、その際に抑制されるのは図－２で示すところの電流Ig（Inには無反応）となり、機器・装置のハーネス及びフレームに流れる電流Igが低減され、電流Igにより生じる不要輻射（EMI）を効果的に低減することができます。

図-２に示す電流Igについては機器・装置の回路部品の実装方法により低減することが可能です。即ち、不要輻射対策（EMI）の設計が可能なのです。それらの詳細につきましては、当社のセミナー及びテキスト“EMC設計 概要～MBD”の中で解説しております。

従って、コモンモード等というちょっとトリッキーなもので説明しなくても現象を説明するのは可能なのです。そもそも、コモンモードとは２つの信号線路（それぞれが信号源とGNDを持つ）がある場合で、２つの信号線路の信号伝送の取り扱いにおいて差動（ディファレンシャル）モードと共有（コモン）モードが定義されるのであって、１つの信号源と伝送路に対して当てはめるべきではないと思っております。

尚、100V等の商用電源を扱う電源回路では、１次側となる商用電源は安全規格及びそれに伴う回路処理の関係で活線２極はそれぞれフローティングとして扱い、その電源回路内で機器・装置のフレームと同電位となるGNDが作られます。このGNDは電源及び機器・装置の安全規格レベルに従ってアースレベルの外部接地を行って使用することになります。この時、１次側の活線２極（線間100V）はそれぞれに機器・装置のGNDに対して電位を持つことになるため１次側の活線２極とGNDとの間に共有（コモン）モード電流が生じます。この活線２極の共有モード電流を低減するために電源回路の１次側にはコモンモードチョーク（ラインフィルタ）を挿入することになります。

関連ページ

　　　19. グラウンドループ➡ノイズ放射・・・過剰な妄想かも！

　　　9. ノイズ電流の流れ方。その前に前提のモデルを考えて。

　　　6. コモンモード電流・リターン電流とEMIの関係、如何なるモデルか？

　　　26. EMCコモンモード電流は　・・・結局イメージか？

　　　EMC設計 MBDでDX! 技術＆学術

EMC設計を考慮した回路基板のA/W設計（配線パターン設計）を解説している記事はとてもたくさんありますが、その中でデジタル回路とアナログ回路との分離の方法としてGNDパターンでの分離について述べているものがあります。イメージとしてデジタルGNDとアナログGNDに分離・分割してパターニングするのがよいようにも見えますが、私の現役時代のA/W設計の経験から、“GNDパターンを分離することは厳禁”と考えております。GND分離は絶対にやってはいけないのです。

単層基板での配線設計では結果的にGNDパターンが分離した形態となってしまうので仕方がないのですが、多層基板で内部にベタのGNDパターンが形成できる場合は、絶対にそのベタのGNDパターンにスリット等を形成してアナログ回路用とデジタル回路用に分けてはいけません。

GNDのベタパターンにスリット等で分離操作等を行うと、たいていの場合その機器のEMCにおける不要輻射（EMI）が10dBレベルで悪化します。その原因として考えられるのが、GNDと常に対向すべき電源ラインや信号ラインがその配線パターン中において意図しないGND跨ぎを起こしてしまうからです。このGND跨ぎはよく回路基板の配線設計で絶対やってはいけない配線の例としてよく紹介されているもので、スリットありのパターンの上層の配線層でラインパターンが通過する関係になる形態の構成です。何故、放射ノイズが増大してしまうかについては当社の“EMC設計 MBDでDX! 技術＆学術”のセミナーの中で解説しております。

特にデジアナ混載IC等ではICの電源端子でアナログ用とデジタル用の端子が必ず用意されていますが、これに合わせてGNDを分離するようなことをやってはいけないのです。そもそもIC側にデジタル用・アナログ用としてのGNDが無いのが普通です。IC側の回路の作り方からしても各MOSトランジスタのサブストレート電圧の考え方からしてデジタル用とアナログ用のGNDを作る必然性はないので、デジアナを分けたGND端子を用意しないのが一般的だと思います。（但し、個々の設計者側の考え方の違いがあるかもしれません）

では電源系におけるデジタル系・アナログ系の分離はどうするか、について、先ず、この分離とはいかなるものかを説明します。イメージとしてデジタル系の何となくモヤモヤ（カチカチ？）したノイズが共用されているGND電極や空間伝搬を介して静かであるべきアナログ系回路に侵入してくる（回り込む？）といったものでしょうか？イメージなので想像は自由ですが、実際は電源供給系からデジタル回路で生じるノイズがアナログ回路の電源供給系（直接的には電源ラインを伝送路として）を介して伝搬してしまうのです。

この状況をシミュレーションで解析する方法に関して、当社が提案している“PD適用”というやり方があります。詳細につきましては“PD適用・実践編”及びそのセミナーの中で解説しております。この方法により、デジタル系電源ラインからアナログ系電源ラインにノイズがどの程度漏洩又は抑制しているのかを数値で確認できます。更に、ノイズ漏洩抑制のためのパターニング方法及び素子（EMC対策部品）の使い方を検討することができます。一般的に言われている、電源ラインはできるだけ低インピーダンスに設計すべきと言われますが、必ずしもそうではないことに気付けます。

尚、電源ラインのパターニング方法に関しては“WD Part-II”の中でも紹介しております。

当社はユーザーの皆様にEMC設計でMBDの考え方としてPD適用をご紹介しております。是非ご検討の程よろしくお願い申し上げます。

関連文献

　　　EMC設計 MBDでDX! 技術＆学術

　　　PD適用・実践編

　　　WD Part-II

　　　10. EMC設計、レガシー3D-SimからMBD (1D-CAE)へDX！

　　　29. A/W設計における電源配線ルール。“跨ぎ”とか“島状配線／スター形配線”、注意が必要かも！

　　　MBD、EMC設計を革新

　　　DX時代のイノベーション

当ホームページでは、“”EMC設計はGND強化！“ って～なんの強化なの？”、““GNDが揺れている”、って何ッ？“などで、EMC対策の現場の担当者が困った末に行き着く、分かったようで、よく分からないGNDに関係する考え方について解説してきました。よく分からない”とは、“では具体的にどうすればいいのか？”が思いつかない、という意味であって、現場の担当者はノイズという何かザワザワしたイメージから上記のような考え方を思い描いていたのかもしれません。

上記のGNDに関わる考え方以外にも、私が現役時代にEMC対策の現場の担当者やまたその関係者からよく耳にした考え方として下記の様なものがありました。（勿論、それ以外にも沢山ありましたが、、、）

①電源GNDパターンから信号GNDへのノイズが染み出し／流れ出している。（水の様に？）

②GND電極パターンを介してノイズが信号ライン間を伝搬する。（クロストーク的なものか？）

③電源配線パターンはノイズで汚染されている。GNDでカバーするべき。

④GNDパターンは面積が広い程インダクタンスが小さいなり理想に近づく・・・

⑤GNDパターンを広くすることにより不要輻射が低減する。（・・・GND強化的なものか？）

これらは私が思うに、実際の基板の配線パターン（図面や実物）を担当者が目視した時にその見た目からイメージしたもの、ではないかと考えています。しかしながら、EMC関係の書籍等でもそういった考え方で解説しているのではないか、とご指摘する方もいるでしょう。でも、そういった解説をされる方も実際の見た目からイメージして現象を解説しているだけなのです。なぜなら、それらの現象について実測等で実証したり、回路学的・電磁気学的なアプローチによる解釈をしているわけではないからです。

先ず①、②に関して解説しますと、当ホームページでも何回か述べてきましたが、電源や信号はそれぞれの活線とGNDによって伝送されますが、GND側が共有されていたとしても、異なる活線間は高周波回路学的に極めて高インピーダンスとなりますので、電磁波（ノイズ）が伝達しづらい関係になります。しかし、ライン間結合という現象を考える方もいるかもしれませんが、ライン間の結合度を-20dB以上にするためにはライン同士を極めて近接させて長く配置したり、共振現象を利用するような特殊な配置が必要となり、結合できる帯域も高周波側の狭帯域でしか実現できません。こういった構成は一般的な回路基板では意図せずに構成されてしまうようなパターン構成ではないのです。

③の考え方で仮に電源ラインにノイズがあったとしても、それは電源の活線とGNDの間で伝送しています。仮にその電源ラインの近傍に信号ラインがあったとしても電源側のノイズが信号ライン側に伝搬することは殆ど無いのです。

それでもクロストークが生じているように見える場合があったりします。そのようなときはむしろIC等に電源を供給する電源ラインにおけるパスコンの設定（当ホームページではPD適用）について見直すべきです。デジタル回路はCLKに同期して動作しますから、ICの電源端における電圧変動もCLKに同期して起きやすく、それによりIC内の信号出力バッファーの動作もCLKに同期して不安定となり、出力された信号を基板上の信号ラインで観測した際、その波形にCLKに同期した影響が出ているのが見えたりします。それがライン間のクロストークの様に見えるのです。

④に関しては、マイクロストリップ線路の構成を例に挙げて“理想的にはGNDは線路の断面方向で幅が無限であるのだが、実際にパターニングされるGNDの幅ではGND側がインダクタンスを持ってしまうので、GNDパターン上に電圧分布を生じてしまう、等という説明される方がいますが、それはあくまでイメージであって、その考え方の根底に”GNDは至る所常に電圧が0Vでなければならない“という誤った理解があるように思えます。そもそも電磁波（ノイズ）は波動であるので、活線側の電圧・電流分布に応じてGND側にも電圧・電流分布が生じます。その状況は電磁界Simで確認することができます。また、GNDの幅に関しても対向する活線との距離に依存しますが、ベタパターンのGNDを内層とする多層基板等では活線側の幅に対して2～3倍程度の幅のGNDを考慮すれば十分です。こちらも電磁界Simで確認できます。やはり、電磁波（ノイズ）は活線とGNDとが対になって伝送するものと考えておくべきなのです。詳細につきましては当ホームページの”6. コモンモード電流・リターン電流とEMIの関係、如何なるモデルか？“、”7. GNDが関わる機器EMI対策について考えてみる。“、”9. ノイズ電流の流れ方。その前に前提のモデルを考えて。“でも解説しております。

⑤の考え方は誤りではないのですが、その背景を④にも関連して解説します。回路基板を設計する際には各配線間にスペースに余裕があるのであればGNDパターンで各種配線相互間の余白部を埋めておくべきです。不要輻射対策として、GNDパターンがノイズをあたかも吸収するような説明をされる方もいますが、それは単なるイメージです。そうではなく、重要なこととして、信号ライン、電源ラインが形成する伝送ラインのインピーダンスを低くできることです。伝送ラインのインピーダンスが低いということは電波工学的には高周波帯の信号（ノイズ）に対し、伝送ラインと空間との間のインピーダンスミスマッチを大きくすることを意味します。即ち、伝送ラインから空間へのノイズ放射を抑制することができるのです。また、電磁気学的な観点として活線側から出る電界成分及び磁界成分が近傍のGND側との狭い空間でそれらの密度を高める（集中する）ようになるので、電磁波（ノイズ）放射への要因が低減するのです。

以上のようなEMC設計におけるGNDの理解を深めたい方は是非当社の“EMC設計MBDでDX! 技術＆学術”をご参考にして頂けるとありがたいです。

※関連ページ

　　EMC設計はGND強化！ って～なんの強化なの？

　　“GNDが揺れている”、って何ッ？

　　EMC設計 MBDでDX! 技術＆学術

　　電源ライン設計を革新。PD適用

　　PD適用に関する技術資料

　　6. コモンモード電流・リターン電流とEMIの関係、如何なるモデルか？

　　7. GNDが関わる機器EMI対策について考えてみる。

　　9. ノイズ電流の流れ方。その前に前提のモデルを考えて。

機器間又は装置間をケーブル接続した状態でのノイズ放射リスクに関して、グランドループ（コモンモード）のモデルを使ってその回避方法についてはEMC関連の業界誌やセミナー等の中で紹介されています。しかしながら、当社の解釈の仕方としては、当ホームページの記事“19. グランドループ➡ノイズ放射・・・過剰な妄想かも！”でも紹介していますが、やはり少し違うのではないかと考えております。

先ず、グランドループ自体はGND電極同士が繋がったものなので、何もなければ至る所DC・AC的に0Vになります。従って、このループがノイズを放射（アンテナ条件が揃ったとして）する場合、ノイズ電源となるものが外部の真のノイズ源（例えば外部のモーターのようなもの）の電源配線等から誘導結合・誘電結合によってグランドループに侵入する、との説明がなされています。これによりグランドループにノイズ電源ができ、そこから出た高周波ノイズ電流がグランドループを周回してノイズ電源に戻ると説明されています。

しかしながら、上記のモデルを解釈するためにはちょっとキビシイのではと思われるところがあり、下記に列挙してみます。

①誘導結合、誘導結合を挙げていますが、例えば誘導結合に関して、その結合度がどの程度を想定しているのでしょうか？トランスをイメージして頂けると分かりますが、1次と2次のコイルの巻き方を工夫し、磁性材料をコア材にして、1次と2次のコイルの結合係数を１に近づける訳ですが、コイル状でもない配線同士（1次：真のノイズ源と接続／2次：グランドループ／双方とも線状だとするとインダクタンス性としてのQ値は極めて低い）が、磁芯となるコアもない空間で且つ距離数十センチ程度離れた状態でどの程度の結合係数が得られるでしょうか？静電結合についても同様で、前述の1次と2次の配線間の静電容量はそれらの距離が数十センチ程度離れた状態では0.1pFにもならないでしょう。高周波帯（1GHz以下程度）では極めて高抵抗（ハイインピーダンス）な状態です。1次側の配線におけるノイズのエネルギーが極めて大きければ、2次側の配線にも影響が出てくるのかもしれませんが、そのような場合は1次側の配線からの直接のノイズ放射が問題となり、むしろそのノイズ対策を優先すべきでしょう。

②ノイズ電流が上記のグランドループを水のようにスイスイ流れていくようなイメージで説明されていますが、ノイズと言っても高周波（当ホームページの記事“11. ノイズという電磁波。では電磁波とは？（１）～（３）”で解説）なので、安定したインピーダンスの伝送路でなければ高周波電流を安定して流すことはできず、不安定な変化しやすいインピーダンスで単線に近いような構造の導体に対しては、高周波電流は高い反射を受けて流れ込んでいかないでしょう。

③ループ状となる配線構造については、当ホームページで度々記してきました（“8. ノイズも電磁波。検出するのはアンテナ？プローブ？”、“　19. グランドループ➡ノイズ放射・・・過剰な妄想かも！”、“ループ状配線 ➡ノイズのアンテナは考えすぎ”）が、基本的にプローブとして磁界成分を検出しやすい構造であるものの、ノイズを電磁波として遠方に放射するアンテナにはなりにくいものなのです。ループ状構造だから即アンテナと断定するのは単なるイメージ先行でしかないのです。

以上のことから、グランドループモデルによるノイズ放射の解説には無理があると考えております。しかし、機器の放射ノイズ測定をされている多くの方々は機器のACケーブルや機器間を接続するケーブルの姿勢を変えることでノイズの放射レベルが変わることを経験していると思います。

これはただそのように観えるだけなのです。

当ホームページの記事“19. グランドループ➡ノイズ放射・・・過剰な妄想かも！”でも説明していますが、機器間を接続するケーブルのGNDラインの処理の仕方に問題があるのです。即ち、ケーブルの部分（区間）のGNDラインがノイズの放射体になり、そのGNDラインと機器との接続部がノイズの励振源になるのです。従って、ケーブルの姿勢を変えることでノイズの放射レベルが変わるのは、放射体の姿勢により放射状況（振幅や放射の指向性）が変化するためなのです。

上記のこの課題の背景及びケーブルのGNDラインの処理の仕方の詳細を当方のセミナー及びテキスト”EMC設計 MBDでDX! 技術＆学術”の中で解説しております。

実際、私も装置（又は機器）を接続するケーブルによる不要輻射の問題をいくつか経験しましたが、全く問題ない場合もあったりしてその違いを見比べ、検討してまいりました。同様な経験をされている方々は是非当社のセミナーを聴講して頂きますと考え方の整理がつくかと思います。

※関連ページ

8. ノイズも電磁波。検出するのはアンテナ？プローブ？

19. グランドループ➡ノイズ放射・・・過剰な妄想かも！

ループ状配線 ➡ノイズのアンテナは考えすぎ

13. ノイズという電磁波。では電磁波とは？（３）

12. ノイズという電磁波。では電磁波とは？（２）

11. ノイズという電磁波。では電磁波とは？（１）

EMC設計 MBDでDX! 技術＆学術

電子機器の設計の際、電子機器を構成するフレーム（シャーシ）に電子機器を制御する回路基板を装着する方法に関しては、どこのメーカーさんでも機器の外観や形態／機器の機能性／製造（組み立て）上の効率性等を優先的に考慮して設計されているのではないかと思います。もし、EMC設計的な考え方も考慮されているようでしたら、完璧です。

しかしながら、もしEMC設計的な考え方なく回路基板の装着設計をされているようでしたら、是非参考にして頂きたい事柄をここで述べたいと思います。

電子機器・装置は電気的な安全設計及び耐イミュニティーの関係から、そのフレーム（シャーシ）は基本的に接地側の電位に設定されます。但し、その接地電位を地上接地（アース）と接続させるかどうかは機器の安全規格等によりますが、必須ではありません。また、その接続の有無はノイズの不要輻射とは直接関係が無い場合が多いです。

先ず、重要なことは電子機器のフレームは回路基板の接地側（GND）の電位に設定されることです。当社HPの記事“13. ノイズという電磁波。では電磁波とは？（３）”でも解説していますが、実際の回路においては電源・信号等の電力を活線側（Hot側）の電極とGND側電極とで対をなしてそれぞれの電極に生じる電圧・電流によって伝達します。よく持たれがちなGND電極のイメージ、電位が常に０で電流が流れないといった静的なものではなく、Hot側電極と同様な電圧・電流（但し、極性は反対）を持ちます。

少し詳細な説明をしますが、上記の電圧・電流の伝達のある瞬間、Hot側の電極から出た電気力線が全てGND側の電極に到達し、到達したGND電極上に電流を生成し、またその時の逆位相となる瞬間ではGND電極側からでた電気力線が全てHot側の電極に到達し、到達したHot側電極に電流を生成します。

従って、上記の電気力線（Hot⇔GND）が限られた（GND電極で密閉）空間に閉じ込められた状態（一般的には回路基板がシールドケースで覆われた状態）であれば、電気力線は全て密閉空間内に遮蔽され、ノイズ放射に関係する電気力線も閉じ込められます。私の現役時代の経験として、必ずしも完全密閉状態とはならないシールドケースであっても、そのシールドケースの有無で放射ノイズに対して6～10dBのノイズ低減効果があります。

そのためEMC設計の観点から言えば、回路基板をシールドケースで覆って電子機器のフレームに装着するのがよいということになります。しかし、機器の外部への表示部やデータ入力部（スイッチ等も）を装備するために、シールドケースが付けられない場合や、製品の形状・価格の関係からシールドケースを省く場合もあったりすると思います。ただ、そういった場合、前述した電源線や信号線のHot側電極からでた電気力線の一部はノイズ放射に関係するものも含めてGND接続されている機器のフレームにも到達し、フレーム表面にもノイズ放射に関係する電圧・電流も生じてしまいます。

よって、そのような構成（設計）となってしまう場合の注意点について下記に挙げておきます。

①回路基板の機器のフレームへ２か所以上、できれば基板の四隅でフレームにネジ止めを行う。

②回路基板をシールドケースで覆わない場合は、回路基板の表・裏面側が機器のフレームができるだけ対向しない構造を検討する。

③シールドケースが回路基板側の一方側からしか覆わない場合は、シールドケースが機器のフレームと直接DC的に接続できるようにネジ止めする。

④機器のフレーム自体を省寸法（特に長い形状にならないよう）に設計する。

⑤ネジ止め部におけるシールドケース、回路基板の表面のGND電極、機器のフレームは確実にDC的に接続できるようにする。

⑤に関しては、普通に作れば当たり前にそれぞれをDC接続できるのですが、1K、10K台となる量産時などは個々のシールドケースやフレームの表面状況（防錆のメッキ膜の酸化等）でそのDC接続が不安定になったりします。

上記の各事柄については、当社のセミナー“EMC設計 MBDでDX! 技術＆学術”の中で詳細を解説致します。ご興味のある方は是非当社のセミナーをご検討下さい。

※関連ページ

13. ノイズという電磁波。では電磁波とは？（３）

14. ノイズという電磁波。では電磁波とは？（２）

15. ノイズという電磁波。では電磁波とは？（１）

EMC設計 MBDでDX! 技術＆学術

EMC関連の文献では特に低周波帯（といっても30MHz帯といった位でしょうか）でのノイズ放射の原因としてグラウンドループを指摘されることがあります。

このグラウンドループは下図にある様に、装置Aと装置Bがケーブルにより電源及び信号を送受する場合で、且つ装置Aと装置Bがそれぞれ接地（アース）している場合に例えば装置Aから出たノイズの電流がケーブルのGND電極を介して装置Bに流れ込み、更に装置Bの接地端子を通って装置Aの接地端子に戻る（ループを構成する）ことによりノイズが空間に放出されるという考え方です。

このノイズ放射を回避するために、①装置Bの接地をしない、②装置Aと装置Bそれぞれの回路間のGND接続を無くすことはできないですが、少なくとも装置A、Bそれぞれの金属シャーシはGND電極（シールド等）で直接接続させない、といった構成を推奨しています。

こういった構成でノイズが放出されるのであろう、という説明は確かにあり得そうな気がします。しかし、よく説明図を見てちょっと考えるべき点もあります。

I．接地（アース）とは所謂0Vにする点であって、図にある様に装置A、Bの接地箇所で0V（工場・施設内では金属物で接続されるでしょう）で等電位となります。仮にノイズが装置Aにあった場合にどのようにしてケーブルのGND電極に出て装置Bに伝達していくのでしょうか？少なくとも接地電位で囲まれたループ上にノイズとなる励振源があるべきではないか、と考えます。

この励振源については、下図のノーマルモード伝送時にコモンモードのノイズ源が発生するものとして説明されます。しかし、このノイズ源の出現も“何故？“、と疑問があります。しかし、”そういうもの“というのが今までのEMC解説モデルで行われてきました。

II．仮に接地によるループができたとして、ノイズ放射としてループアンテナを想定する方も居られるでしょう。しかし、ループというのは磁界生成（又は検出）する機能しかなく、電波を送出する能力は無いのです。何故なら、磁界に合わせて電界を生成することができないからです。（詳細は当社セミナー“EMC設計 概要～MBD”で解説しております。また、当社ブログ“ループ状配線 ➡ノイズのアンテナは考えすぎ”でも解説。）上図にある様に装置A、Bの接地点で同電位、ケーブルの各接続箇所でも同電位なので電界は生じようがないのです。

ただ、上記それぞれの箇所を接続している“導体には抵抗があるので流れる電流に対して電圧（電界）を持つ”と考える方もいるかもしれません。しかし、その電流を流すためには起電力となる電源がループ上のどこかになくてはなりません。仮にもし微弱な（ノイズ）電流が流れるとしても導体の抵抗により減衰され電流は略0の状態になるでしょう。

今まで述べてきたように装置A、Bによってグラウンドループが構成されたとしても簡単にノイズ放出が起きるというものではないのです。しかし、実際の現場ではグラウンドループが問題なのではないか、と思いたくなるケースを経験したEMC関係者が多く居られると思います。

実は、この問題は装置A、B間を接続するケーブルのGNDラインの処理の仕方に問題があるのです。この課題の背景及びケーブルのGNDラインの処理の仕方の詳細を当方のセミナー及びテキスト“EMC設計 概要～MBD”の中で解説しております。

実際、私も装置（又は機器）を接続するケーブルによる不要輻射の問題をいくつか経験しましたが、全く問題ない場合もあったりしてその違いを見比べ、検討してまいりました。同様な経験をされている方々は是非当社のセミナーを聴講して頂きますと考え方の整理がつくかと思います。

参考記事

21. 機器・装置間の接続ケーブル・・・シールド線（GND）は両端接続が基本！

24. フレームグラウンドにノイズ電流ッ！、、、普通に流れます。

EMCのセミナーに参加しますと講師の方からEMC設計として回路基板の構成や実装設計に関して、１点接地と多点接地について説明を受けます。概略として“低周波の回路では１点接地、高周波の回路では多点接地をしてください”と言われます。そしてその周波数対象の変わり目については、MHz帯（特に10MHz位でしょうか？）以上が高周波回路の対象と説明されます。何故なら、高周波になると基板設計における配線長がノイズとなる周波数の波長に対して数分の一波長のレベル（分布定数回路レベルの扱い）になるため等と解説されます.

確かにそのように考える必要があるのだな、と思いつつも、上記の説明は“分かったようでよく分からない”感が漂います。そもそも回路基板設計上で“１点接地と多点接地”を考慮する場面があるか？です。実際の回路基板の設計（A/W）での接地デザインとしては、各IC部品の電源や信号におけるGND電極に対する接続、多層基板等で配線の両脇にGNDパターンを設定してそのGNDパターンを基板の層内に設けたベタのGNDパターンにviaでたくさん接続するということ位ではないでしょうか？更には基板内の気になる導体パターンがフローティングにならないように内層GNDパターンにvia接続させるといった程度ではないかと思います。よって、“１点接地と多点接地”を殆ど意識することはないのです。

過去のEMC関連のテキストでは、低周波での多点接地のよくない点について、全ての回路からの接地電流が共通接地インピーダンスとなる接地面を流れることになるので避けるべき、といった考え方があったようです。また、多点接地を行うに当たっては高周波の各回路の接地側の配線を極めて短くする（インピーダンスを小さくする）よう指導しています。実際の基板設計において、“言うは易し行いは難し”の感じがします。

この考え方の背景には、理想的なGND（システムGND： DC～高周波で電位0V）があると言う考え方に立ち、実際の回路基板設計をそれに近づけるためのGNDパターン設計及びそれと接続するためのGND配線設計があるのでしょう。回路学的な考え方を突き詰めた結果“１点接地と多点接地”の概念（イメージ）を作り上げたのではないかと思います。しかしながら、その考え方には高周波回路学的な思考が欠けており、また電磁気学的な検証も全くないのです。

そもそも、機器の実装設計において理想的なGNDなどはありません。そのようなものが無いのにその理想に近づけるための設計を目指すのは無意味です。高周波回路学では、配線（伝送線路）は所謂、活線極とGND極の一対で成り、交流（特に高周波）ではGND電極は常に0Vでなく、活線に対する対向極なのです。伝送路上を伝播する周波数はその波長（λ）に応じた伝送路の各箇所（例えばλ/4、λ/8、、）における活線とGND間の電圧及び活線又はGNDに流れる電流は異なる値になります。更に、電流が流れるということは活線側に瞬間的な電荷があり、その対向極のGND側はその反対極の電荷を瞬間的に有します。電磁気学的には電荷を有するということは電位を持ち、即ち活線とGND間の電位差が電圧になるので、GND側は常に0Vではないのです。また、GND側の電極をベタパターンで形成したとしてもGND側に流れる電流は配線パターンとなる活線に対向した箇所に限られ、ベタパターン全体を流れる訳ではありません。この状況は電磁界Simで確認することができます。当然のことながらベタパターンをいくら広くしてもその状況は変わりません。広いベタのGNDパターンが理想的なGNDに近づくと信じている方もいますが、それはイメージです。

以上のことから、回路基板における配線は活線とGNDが常に1対の形態で構成されることが重要であって、GND側の配線のみを意識して短くする必要は無いということになります。実際の設計において、回路基板上に配置する部品（特にIC部品）は設計者によって製品の仕様を満足するように配置して、信号ライン、電源ラインをできるだけ短くすることを意識して設計されていると思いますが、それでよいのです。ただ付け加えるとすれば、“活線とGNDが常に1対の形態”が連続することを強く意識して頂きたいです。これらの詳細については当社のテキスト“WD提案　Part-II”で解説しております。是非、ご参考にして頂きたいです。

上記においては、多層基板内に構成されるベタのGNDパターンを例に記述しましたが、単層基板及び両面2層基板についても同様なことが言えます。“WD提案　Part-II”はその方法についてもご紹介しております。

話は最初に戻り、“１点接地と多点接地”の違い、取り扱いについてですが、かつての回路基板設計におけるイメージであって真面目に受け止めるような概念ではないと思われます。この背景に関しては当社のテキスト“EMC設計 概要～MBD”の中でも解説しております。こちらも是非、ご参考にして頂きたいです。

従いまして、“１点接地と多点接地”はあまり気にすることなく回路基板のA/W設計に取りかかるのがよいでしょう。

※関連ページ

22. EMC対策、グラウンド（GND）に関わるイメージに要注意！

21. 機器・装置間の接続ケーブル・・・シールド線（GND）は両端接続が基本！