33. ESD試験で被試験機に不具合発生・・・原因は火花放電の高周波成分➡IC故障

当ホームページではESD試験(IEC-61000-4-2)における不具合発生に関して、 “サージ関連試験での不具合対策は試験パルス印加による2次放電発生も勘案して”や“27. ESD試験時の2次放電発生の予見・・・simで確認。これが不具合原因!”等で、ESD試験でのESDパルス印加後の被試験機内の2次的な火花放電発生が原因となっていることを指摘してきました。しかしながら、その2次的な火花放電発生が如何にして被試験機の不具合を発生させているかについてはあまり明確な説明をしてきませんでした。

このページではその不具合発生に関して考察してみます。先ず、当方の資料“ESD試験(IEC61000-4-2)対策に関する技術資料”の中でESDパルス印加後における特に回路基板内での電源・信号ラインとGND電極パターン間で誘導電圧が発生するメカニズムを解説した部分があります。(下図)

この図はESDガンにより電流パルスが被試験機のフレームや回路基板のGND電極に流れ込んでいる状況です。この時回路基板でGND電極に沿って配置される電源ラインや信号ラインにはGND電極側を流れる電流により生じる磁界に対してその磁界を打ち消す方向に流れる電流が誘導され、その誘導によってGND電極に対して電源ライン・信号ラインに電圧が発生する、ということを説明しています。これは電磁界SimやSPICE等で解析することができ、ESDガンの設定電圧を4KVにして接触印加をすると、GND電極と各ライン間に+/-40V程度(ライン側の長さにもよる)の電圧変動が生じたりします。

ただ、この電圧変動は50ns以下程度の時間の減衰振動なので、例えばICが8MHzのクロック動作の場合は、1パルスが125nsなので半パルスに満たない時間でESDガンの影響はなくなりますが、実際はこの程度のクロックのICでも不具合を起こしてしまいます。実際のロジックの設計では何等かのチェック/リカバリ/リトライ等を行ってシステムの堅牢(ロバスト)性を確保していますので、ESDガンによる印加パルスがロジックのシステムを直接破綻させる可能性は低いと思われます。

そこで疑われるのがIC内の半導体構造自体への影響です。私がかつてIC設計に携わっていた頃、半導体の基板(サブストレート)上に複数のトランジスタを配置してそのデザインチェックをした際に出る“ラッチアップ”のエラーに悩まされた経験があります。これは、サブストレート内の小さな領域(プロセスデザインキットによるルール)にpnpn構造ができてしまっていることを警告するものです。pn構造と言えばダイオードが思いつくでしょう。pnpn構造はサイリスタと呼ばれ、条件によりそのサイリスタがON状態(ラッチアップ)となりpnpn方向に過大な貫通電流が流れ、ICのロジックは破綻し、その電流量によっては半導体素子が破壊してしまいます。このサイリスタは一旦ONになってしまうとその状態が保持されてしまうため、一旦全電源をOFFする必要があり、電源を再投入すれば、運が良ければシステムは再起動します。しかし、この状況を繰り返すとICは故障の状態になっていきます。

そこで、上記したサイリスタがONする条件ですが、電圧の時間変化:dV/dtが大きいパルス状のノイズがICの信号入力端に入った場合や、ICの電源端側の電圧変動で電圧が低下したタイミングで電源端側より高い信号の入力が生じた場合に起こります。

では、dV/dtが大きい(変化の早い/高い周波数成分を含む)パルス状のノイズはどういった時に起こるのでしょうか?これは当ホームページの“32. 物理屋が出番?ESDガンの特性はやっぱり物理的”で説明しましたが、火花放電が生じる前後(グロー放電の発生)で起こります。但し、定負荷下で規定されたESDガンのパルス波形を使って被試験機の任意のフレーム部位にESDガンを接触させて試験を行うのですが、その接触部での負荷インピーダンスは前述の定負荷とは全く異なる負荷条件となるため、規定通りのパルス波形をそのまま被試験機側に印加することはできず、特にパルスの高周波成分は入力されなくなります。

しかし、ESDガンによる被試験機に対する気中放電や、ESDガンでの接触放電でも被試験機内で2次的な火花放電を生じた場合は、その火花放電により試験機内の回路基板のGND電極と各ラインとの間でより大きいdV/dtをもつパルス状のノイズが生じているのではないかと考えております。

このdV/dtを如何に小さくするかですが、当社がご紹介しております“PD適用実践編”、“SD適用実践編”で説明している方法もdV/dtを抑制する方向に機能します。しかしそれ以上に、ESDガン印加後の2次放電の発生抑止が重要なESD対策と考えております。詳細は“IEC61000-4-2試験対策 Part-II ”のセミナーの中で説明しております。

※関連ページ

   32. 物理屋が出番?ESDガンの特性はやっぱり物理的

   ESDサージ・雷サージ・・・何が起きているのか、ご存知?

  サージ関連試験での不具合対策は試験パルス印加による2次放電発生も勘案して

  27. ESD試験時の2次放電発生の予見をsimで確認・・・これが不具合原因!

  ESDシミュレーションに新たなソルバー登場!

  ESD試験(IEC61000-4-2)対策に関する技術資料

コメントを残す

メールアドレスが公開されることはありません。 が付いている欄は必須項目です

CAPTCHA