MBDでEMC設計をDX！ | EMC設計イノベーション.com

ESD対策、スキャナツールの解析は有効？

IEC61000-4-2におけるESD試験対策のツールとして、ESDガンによる電流パルス印加時の回路基板上の電流分布等を観測するツールが紹介されています。測定法の概要は下記の通り。

①回路基板の特定の部位にESDガンで電流パルスを印加して、その際の回路基板上の各位置の近傍上空から電流をプロービングする方法で１回のパルス印加で１カ所の測定を繰り返して、電流分布図を作成。

②回路基板上の各位置の近傍上空にプローブを置き、ESDガンが与えると想定した電磁界パルスをプローブから回路基板上へ放射し、その時の回路動作の不具合を観測する方法で１回の印加で１カ所の不具合状況を測定することを繰り返してESD耐性の分布図を作成。

何れの方法も回路を動作させた状態でESD試験の状況を観測できるので、電磁界Simを使った方法よりも実際に近い状況を観測でき、ESD試験で不具合が生じた際の解析ツールとして期待できると思われます。

ただ、気になる点としてそれぞれの測定に際してESD試験時に発生した機器の不具合を再現できているのか、ということです。再現できているのであれば、解析の意味があり、それによる施策は実際のESD試験の不具合対策となるでしょう。しかし、再現できない場合や異なる不具合発生となっている場合は観測自体が無駄になる可能性があります。

更に、上記の測定システムを扱うベンダーとしては、測定結果からとるべき対策方法について具体的なアドバイスがあるわけでは無いので（様々なシチュエーションがあるので仕方がないかもしれない）ユーザーそれぞれが判断して施策することになります。

しかしながら、私の今までのESD対策の経験の中では、上記してきた方法では解析できない（と思われる）原因があると考えています。それは、ESDガンの印加により発生する2次的な火花放電の発生です。そのメカニズムについては公開技術資料に掲載した”IEC61000-4-2試験対策（Part-I）”で紹介しています。またその対策方法については当社の” 6.2．IEC61000-4-2試験対策” のセミナーの中で解説いたします。

一般的にESD試験と聞くと、回路基板上に実装したデバイスの端子部に規格よりも大きな電圧が襲い掛かるというイメージを持たれるでしょう。実際にそういう現象が多いのかもしれません。しかし、前述した2次的な火花放電の発生を考慮すると、回路基板上に実装したデバイスの端子部に電圧が掛からなくなるという現象も生じる可能性があります。こういったことも当社の” 6.2．IEC61000-4-2試験対策” のセミナーの中で解説いたします。

関連ページ・・・こちらもご覧ください。

”ESD対策の新たなる進展はあるのか？”

”ESD及び静電気による機器・装置の不具合解析に当社のESD ² ”

ESDスキャナで観測。でもやっぱり対策はいつものGND強化？

”4. ESD及び静電気による機器・装置の不具合解析に当社のESD²”

“ESD試験（IEC61000-4-2）対策に関する技術資料”

ESDシミュレーションに新たなソルバー登場！

サージ関連試験での不具合対策は試験パルス印加による2次放電発生も勘案して

機器・装置／ロボットにトラブル発生！不具合解析に行き詰まったら．．．

空気の乾燥はESD（静電気）対策の大敵？

EMC設計を回路基板のA/W設計に反映させるWD

EMC設計において回路基板（配線基板・プリント基板）のA/W（アートワーク）設計は極めて重要な要素となります。しかし、大手のセットメーカーではこのA/W設計を外注（外の会社）に依頼しているケースが殆どです。このプロセスで依頼する側がとれるEMC設計のA/W設計への反映の方策としては、外部に依頼する際に作成する設計指示書を外注先に出すことと、納入したA/WのCADデータに対してEMCチェッカーツールを適用する方法です。

EMCチェッカーを使った際の課題については” 5. 回路基板におけるEMC設計の実践と検図。当社のWDを提案。”の中で紹介しています。

問題は、A/W設計は極めて重要なEMC設計の要素なのに外注先に期待されることは、決まった形状の回路基板のスペース内に指定した回路図の配線を入れ込むこと、できるだけ短納期であること、作業コストがリーゾナブルであること、が優先されてしまうことです。そのため、A/W設計は外注先のCAD作業者の腕任せになり、CAD作業者のEMCに関する認識度の差により、出来上がった回路基板のEMC性能にも差が出てきます。

A/W設計を依頼する側はEMC設計に関して設計指示書等に記載する場合もありますが、これも外注に依頼する担当者のEMCに関する認識度の差により、設計指示書の記載内容に差（前任者のコピペレベルも）が出るでしょう。

当社のWDの考え方を、公開技術資料”WD Part-I”の中に記載しています。A/W設計を依頼する側が実施したいEMC設計（WDのデザインルール）をCAD作業者に実施してもらうプロセスを紹介しています。

EMC設計の趣旨を回路基板に反映させるために、A/W設計を依頼する側が明確なEMC設計のデザインルールの適用事項と適用する場所をCAD作業者に明示して、その実施状況をA/W設計を依頼した側が確認することが最も簡単で効果的にEMC設計を回路基板のA/W設計に反映できる方法と考えております。これはA/W設計を依頼されたCAD作業者にとっても依頼側のデザイン方針を確認できるので作業に着手し易くなるものと思われます。

そこでWDで示されるデザインルールは、ということになりますが“3.WD(Wiring Board Design for EMI)提案”のセミナーの中で紹介いたします。例として、EMCチェッカーではEMI対策として禁止されている“GND跨ぎ”について、WDのデザインルールでは“GND跨ぎ”があってもEMIを悪化させないデザイン方法を紹介しています。

チコちゃんが説明、コンセントの2つの穴は電気の入口と出口～ィ！

NHKの人気番組、チコちゃんに叱られる、を見ていたら、”なんでコンセントに２つの穴があるの？”という一般人なら誰でも疑問に持ちそうな問題に、”電気の入口と出口～！”と分かりやすい名回答。感服です。

自分のようなエレキの人なら、すぐに“それはキルヒホッフの第一法則で電気回路の電流は、・・・”等と専門的な言葉を使って、一般人にはとっつきにくい方向に行きがちかと。

ただまあ、電気に関わる現象の説明にある法則性やそれに基づくモデルを使って説明することはよくあることなのですが、現象によってはそのモデルではどうしても説明できない場合があったりします。

例えば、コンセントの２つの穴が電気の入口と出口なら、入口と出口に繋がる電線は発電所に接続してそこから各家庭の電気製品に繋がることになるのですが、電気は発電所から出て行ってまた発電所に戻ってくることになるので、電気は発電所から各電気製品へ往復の時間をかけて伝わるということになり、・・・”うーん、ちょっとヘン”ということになります。交流で考えたら尚更です。

また、50Hz等の商用の交流から、より高い周波数帯（高周波）へ考え方を広げて、高周波源と複数の回路素子を接続した回路網を考えるとき、チコちゃんの考え方でもいいですが、まあキルヒホッフの法則に従って計算します。でもこの考え方から放射ノイズが出てくることは説明できません。でも実際の電子機器では放射ノイズが観測されます。これを説明するためには電磁場（ベクトル場）を用いたマックスウェルの方程式のモデルを使うことが必要となります。（残念ながら、電磁気学を学んだ人でないと理解は難しいのですが。）電子機器からのノイズ（不要輻射・EMI）が如何に生じるかについては、当社のセミナー” EMC設計 MBDでDX! 技術＆学術”で解説していますので是非受講して頂きたいです。当セミナーを受講して頂けますと、当社が推奨しております”PD適用”、”SD適用”におけるEMI対策の原理・効果をより深く理解することができます。

信号ラインのEMC設計は”SD適用”で決まり！

SD適用については当ホームページの「技術解説　３. 信号ラインのダンピング抵抗、当社のSD適用のSimモデルで抵抗値を設定。」において紹介しておりますが、具体的にどのような方法で行うか、を説明した資料を「公開技術資料」のページに”SD適用に関する技術資料（基礎編）”として掲載いたしました。

EMC設計を考慮した信号ラインの設計に関して関心をお持ちの方々には是非参考にして頂きたいです。

当社の「SD適用」は一般的に知られているSI評価における波形解析だけではなく、得られた波形に対する周波数成分の解析を加えることにより、伝送波形における放射ノイズのリスクを評価することができます。

”SD適用”を行うことで、

①ICの信号ラインによるEMI（不要輻射）のリスクを低減

②IC間で送受される波形品質の確認→ICの安定動作の確認

の①、②を同時に事前に行うことができます。

これは将に、回路図検討段階でできる（やるべき）回路設計でありEMC設計です。

EMC設計の対象となる信号ラインはCLKラインだけでよい、ということも理解することができます。

また、EMC対策部品としてよく提案されているEMIフィルターに関しても信号ラインにはあまり好ましくないことも理解することができます。

今回掲載した”SD適用”の資料は”基礎編”となりますが、”実践編”につきましては当社のセミナー中でご紹介します。特にメイン基板からサブ基板へケーブル（ハーネス）を介して信号を送受信する場合（この状態の時に信号波形は大きく歪、且つEMIのリスクも高まります。）の信号ラインの検討方法、更にその際に必要となる回路処理方法をご紹介します。

是非“SD適用”をご検討頂きたいです。

電源ライン設計を革新。PD適用

PD適用については当ホームページの「技術解説　２．ICの電源ライン、パスコン最適化に当社のPD適用。」において紹介しておりますが、具体的にどのような方法で行うかを説明した資料を「公開技術資料」のページに”PD適用に関する技術資料”として掲載いたしました。

更に、”EMC村の民”のエンジャー様のご厚意によりYouTube動画（約8分）で解説して頂きました。電源ラインの設計（特にパスコンの設定方法）に関して関心をお持ちの方々には是非参考にして頂きたいです。

当社の「PD適用」は一般的に知られているPI設計のような”インプトインピーダンス”や”ターゲットインピーダンス”の概念を必要としません。指標となる”PD値”を目安となる設定値を満足させることで、

①ICに接続する電源ラインによるEMI（不要輻射）のリスクを低減

②そのICの動作の安定性の確認

の①、②を同時に行うことになるのです。

これは将に、回路図検討段階でできる（やるべき）回路設計でありEMC設計です。

一つの例としてよく回路図で見られるもので、4MHz程度の動作周波数のICでその電源端に1μF程度のパスコンが付けてられている場合があります。この状況を”PD適用”で見てみると1μF程度のパスコンでは機能的には意味が無いことが分かります。もしちゃんとパスコンを設定するのであれば、10μF以上の容量が必要であることが分かります。

そして、そういったことをLTspiceで検討できるというのもPD適用を実践する障壁を下げることができるものと思っています。

今回掲載した”PD適用”の資料はセミナーでは”基礎編”となりますが、”実践編”につきましては当社のセミナー中でご紹介します。特にメイン基板からサブ基板へケーブル（ハーネス）を介して電源を送る場合（この状態の時にEMIのリスクが高まります。）の電源ラインの検討方法、更にその際に必要となる回路処理方法をご紹介します。

是非“PD適用”をご検討頂きたいです。

ビーズ素子は信号ラインのノイズ対策として使わない方がいい

ビーズ素子はノイズ対策部品として多くの電子機器に使用されています。特に、力ずくでノイズを抑えこもうとする設計者の思想は回路基板上でのビーズ使用個数からも感じ取れるものです。現場のEMC技術者は回路動作に支障を生じなければ不要輻射（EMI）のリスクを下げておくために、出来るだけビーズ素子のインピーダンス値（@100MHzで規定されるものが多い）が高いものを回路上の各信号ライン、各電源ラインに装着したいと考えるでしょう。しかしそのEMC技術者の思いに反し、回路設計段階の設計者は部品コスト削減や部品実装面積削減の観点から効果がよく分からないビーズ素子を無駄な部品と考え、回路図に載せようとはしないでしょう。

回路図設計段階でのEMC設計を提唱してきている当社としては、何回か紹介してきましたPD適用・SD適用で、このビーズ素子の機能とEMIにおける効果を説明することができますが、ビーズ素子の効果について結論から言いますと、ビーズ素子は電源ラインにおいて極めて有効です。しかし、信号ラインにおいてはあまりよいとは言えません。寧ろ、信号ラインでは使わない方がよいでしょう。

電源ラインへのビーズ素子の挿入に関しては、回路基板内で電源回路からデジタル回路（IC）に供給される3.3V等（SOC等では1.5V、1.2V、5V等）の電源ラインにはあまり効果は期待できないのですが、他の回路基板（サブ基板）にケーブルを介してメイン基板上の電源を供給する状況においてEMI設計として効果があります。特に、供給する電源電圧が10V以上の比較的高電圧である場合によりその効果を期待することができます。詳細については当社の”PD適用”においてご説明します。

一方、信号ライン（ここではデジタル）では、特にパルス波形の立ち上がり、立下りエッジでデータ信号を検出（高速伝送で多用）するIC間の通信においてはビーズ素子の挿入により信号パルスの波形歪が大きくなるためお薦めできません。詳細は“SD適用”ご説明します。またビーズ素子はインピーダンス値（基は複素数）という回路素子としては多少曖昧さのあるものを定数値とし、且つその公差も±50%という大胆な設定となっているために、量産前提の電子機器でタイミング誤差を気にする回路設計に使用するのはそもそも不向きです。

但し、電源系の回路では電源制御の信号ライン以外のラインではタイミングやインピーダンスをそれ程気にする必要がないので、選択したビーズ素子の定数値の広い公差に対してもEMIが大きく変化することはありません。但し、電流を低損失で通過させる必要があるのでビーズ素子の直流における抵抗はできるだけ小さく、且つそのバラツキが小さいものを選択する必要があります。ケーブルを介して電源を供給する状況では特にそれらは重要なファクターとなります。

EMC対策、楽しいィ？

仕事を続ける上で苦しい・辛い事ばかりなら、誰もがその仕事から逃げ出すでしょう。

”機器のEMC対策のお仕事は楽しいでしょうか？”の質問に対して、多分多くの現場のEMC技術者は”ノォーッ”、と答えるでしょう。

何故なら仕事としての達成感を感じづらいから。（“ヤッター!”が少ない）

そもそも”EMC問題は生じない”（あるのが分かれば事前に検討しますね）という雰囲気が機器の設計現場にあるため（？）か、いざ問題が生じると担当のEMC技術者が何とかしなければなりません。担当のEMC技術者は発生したEMC問題の解決のために時間と労力をかけ、疲労感が蓄積します。機器の開発納期や回路技術者側のプレッシャーから担当のEMC技術者が追い込まれる状況になることも。こういった苦しい状況から脱して何とかEMC問題を解決できたとしても、その達成感よりもそれまでの精神的・肉体的な疲労感の方が圧倒的に大きかったりします。

やっぱり、そんなEMC対策の仕事は楽しくありません。続けられないでしょう。（昨今のコロナ禍においては大切な自身の免疫力さえ低下させてしまうかも。）現状の多くのEMC対策現場はでき上った機器（完成品）のEMC問題（完成品を動作させて初めて実測・確認される）を解決することになるので、実際のところ打てる手段は限られます。尚、この段階で回路シミュレーションや電磁界解析を適用して問題解決（原因推定→Simモデル作成→Sim実行→対策）することも提案されていますが、それを現場のEMC技術者（シミュレータを操作できるとしても）が自ら実施するのは時間的に余裕が無く、厳しいでしょう。仮に解析結果が得られたとしても、”だからどうする？”と言った、対策として”何を実施すべきか”を見出しづらいでしょう。これは近傍界スキャナを使った測定結果を得た時も同様な状況になります。（本ブログ” EMI対策の決め手？近傍界スキャナ“を参照）

EMC技術者が長く仕事を続けていくためには、やはり事前の設計（仕込み）とその成果が実際に確認できることが繰り返される機器の設計環境が必要だと思います。上手く行った時は当然なのですが、上手く行かなかった時でも、その時の問題点を次の設計に織り込んで新たな成果を得る、といったプロセスを繰り返すことにより、EMC技術者の達成感と共に自身の設計力の成長も感じられるようになるでしょう。更にEMCの仕事に楽しさも見出せるでしょう。これによりEMCの仕事環境は大きく改善されます。

上記の事前の設計がEMC設計であって、先ずはLTspiceで始められます。これがEMC設計イノベーション（改革）のはじめの一歩となります。”どうやってLTspiceを使っていくのか？”については是非当社のオンラインセミナーをご利用ください。EMC設計イノベーション（改革）を実感できます。

EMC設計まずはLTspiceで始めて→ノイズ対策の見え方・自分越え

この時期、TOKYO2020の選手の活躍に目を奪われます。（仕事の手も奪われます。）

今回のオリンピックから新たに採用されたゲーム（種目）は十代の若者の王国ように見えました。小さい頃に遊びで始めたことが、世界チャンピオンへと繋がり、ビックなマネー（報酬）にも結び付く・・・、今風のITビジネスにも似ているようにも見えます。彼らの王国には、若くして名声と富をつかむチャンスが満ちているのでしょう。

こういった話題からニッチなEMC設計の話題へ展開するのはかなり無理があるのですが、”まずは簡単に始めてみる”、と言ったところにちょっとフォーカスしてみたいと思います。先月末頃までEMC関連の展示会（テクノフロンティア2021）がオンライン上と実際の展示の両方で行われ、私としてはお手軽なオンラインで各社さんのホームページを見に行きました。

実際はEMC設計・対策・解析のツールに関して紹介したベンダーさんのブースに見立てたページに行き、興味のある資料を読ませていただいた訳ですが、どのベンダーさんも紹介しているEMCツールには”簡易さ・手軽さ”というものは無いように思われました。（カッコイイ資料になっているほど素人肌の技術者には壁の高さを感じるものです。）対象としているユーザー像は”この道何年（EMCの苦労さが分かっている）”といった玄人向けで、お値段も（？）百万円（でしょうか？）しそうなもので、会社に所属しているEMC技術者の方々でもそう簡単に始められる（導入できる）といったものではないでしょう。

更に、昨今のコロナ禍においてはベンダー側・ユーザー側双方ともに気軽に実際のツールのデモができる状況ではないでしょう。またこの状況は暫く（数年）続くでしょう。

もし、もっとお手軽にEMC設計・対策・解析のためのツールを始められ、その使い方に慣れ、ツールの適用効果を実感し、そしてその効果がベンダー提供の高価なEMC関連ツールと同等（イエッ、それ以上）の効果が得られるとしたら、言うことは無いでしょう。理想かもしれませんが、それに近い方法を当社はセットメーカーのEMC技術者に当社のオンラインセミナーで提供致します。使用するツールは基本的にLTspice（ライセンスフリー）なのでお手軽です。

LTspiceを始めてみたいという技術者の方にも良い機会になると思います。また、LTspiceをきっかけにEMC関連に止まらず、多くの回路設計シーンにSPICE-simを適用できるSPICEの使い手になって頂きたいと思っています。

最初の話題に戻りますが、遊びで始めたことに面白さを知り、何回も練習して難しい技ができる体験（自分越え）を繰り返すと、更にその面白さにとりかれて、いつの間にか世界トップレベルに達した、というのが彼らなのでしょう。

ちょっと無理がある展開かもしれませんが、回路技術者にとってSPICEは回路動作を論理的に説明できるツールです。難しい回路動作をSimモデルで実現できたりするとSPICEの使い手として嬉しさを感じるものです。回路設計技術における自分越えを実感できます。使い込んでいけば、何時しか社内トップクラスのSPICEプレヤーになれるでしょう。技術者にとっての一生の武器になり、多分お給料も上がっていくでしょう。・・・ただまあ、保証はできませんけど。

雷サージ対策　対策部品は無くてもよい！

かつて電子機器における雷サージ対策に関してEMC技術者と打ち合わせをしていた時に、ESD対策と似たような考え方を持った技術者が結構いたことを思い出します。特に、電磁界シミュレーションをイメージしてESD解析時のようなESDガンの印加電流パルスの流れを虹色のアニメーションで表示することを雷サージにも適用できるはず、としきりに電磁界解析の可能性を主張する方もいました。

確かに、電子機器に対するイミュニティ試験として電子機器の不具合に至る現象が似ているように見えるところもあります。しかし、それぞれの試験装置から電子機器に印加されるパルスについてはパルス波形・幅（時間）やパルスの周波数成分が全く異なり、試験器側でチャージされる電圧レベル及び放出する電流レベルも全く異なることから、電子機器に印加するエネルギーは十万～百万倍レベルで雷サージが大きなものになります。特に印加パルスの幅がESDではnsレベルであるのに対して、雷サージはμsレベルと長くなり、そのパルスの周波数成分はESDでは～数百MHzであるのに対して、雷サージでは～数百KHzと低く（波長が長く）なるので、雷サージは市販の電磁界シミュレータでは扱えないものになります。Simモデルにもよりますが、仮にできたとしても価値ある結果が得られるかどうか、といったところではないでしょうか？

但し、雷サージはESDと異なり、試験パルスの印加箇所が規定（商用電源の入力部）されているので、回路シミュレーション（SPICE）を適用することができます。この方法の詳細については当社のセミナー” 5.2.雷サージ（IEC61000-4-5）シミュレーション（SPICE）“で紹介しております。是非、受講して頂きたいと思います。勿論、使用するのはLT-SPICEです。

このSPICEシミュレーションを行いますと、雷サージ印加時に発生するといわれる電源回路に実装されるコモンモードチョーク（ラインフィルタ）の端子間での強い共振現象を確認することができます。この共振現象がどのような形で電子機器に影響を与えるのか、について先ほど紹介したセミナーの中で解説いたします。セミナーの結論的なことを言いますと、電子機器の耐雷サージ性能のために実装すべき雷サージ対策部品（安全規格クラス１、クラス２の電源を使う電子機器）は無くてもよい、ということに気づけます。

※関連ページ　”雷サージ試験・電源回路 Sim & 対策”

ESD対策の新たなる進展はあるのか？

最近EMC関係の某会社で開催されたESD対策関係のセミナーを聴講させて頂きました。内容としてはESD対策部品関係、ESDの測定器（スキャナ）、ESD対策のための回路基板チェックツール等であり、どちらかというと、ESD対策製品に関する各社の製品紹介と言ったところですが、その製品が開発されたバックグランドと言うべきか、各社のESDに対する考え方を説明されていたところに興味がありました。

セットメーカーにおけるESD対策は、IEC61000-4-2に準拠したESDガンを使った試験をパスすることが一つの目安になっており、製品の耐ESD性能を担保するものになっています。但し、このESDガンを使った試験はあくまで実際のESD現象の模擬であって、その試験の仕方についても未だに議論が継続しています。しかしながら、セットメーカーとしてはESDに関する細かな議論も大切なのですが、ルール化された基準に対してできるだけ対象機器の構成に変更を加えず、EMC対策部品を追加しないで如何にESD試験をパスするかに注力することになります。

ESDガンを使った試験では、機器におけるESDパルスの印加・注入箇所（通常は接地されたフレーム）から接地（アース）部位に向かってESD電流が流れます。但し、モバイル系機器の場合は一時的にフレームに帯電（後で除電処理を行う）されます。この状況を見て大抵のEMC技術者は

ESD電流の流れ方を知りたい、
できればESD電流の流れ方（通路）を制御したい、
もし信号線に電流（電圧）が誘導され機能部品の誤動作に至っているとしたら、その電流（電圧）を対策部品（コンデンサ／TVSダイオード）で抑制したい

と考えるでしょう。

ESD対策関係のセミナーはこういったEMC技術者に向けたESD対策技術・製品に関する情報提供の場となっている訳です。ただまあ、ESD対策に関する考え方に対する対策製品の情報もここ数年は目立った進展は無くなりつつあるように思われ、お金をかけさえすれば完全解決なのではと思えるのですが、それでもセットメーカー側にはまだ納得できない”もやもや感”があるように思われます。

上記した1. ～3.の考え方以外のESD試験対策は無いないのでしょうか？

私の今までのESD対策の経験の中で、一見ESD電流の流れとは関係ない（と思われる）ところで不具合が発生しているように見えることがあり、その解析にてこずったことがあります。その時は明確な原因追及はできませんでした。しかし、その後ある現象を見つけてからはそれが原因である場合もあることを確信するようになりました。よく言われる単純な”GND強化”等といった類ではありません。

詳細につきまして当社の” 6.2．IEC61000-4-2試験対策” のセミナーの中で解説いたします。是非ご利用頂けるとありがたいです。