MBDでEMC設計をDX！

冬場の静電気は誰もが経験するいやな現象でしょう。特にお風呂に入る前の脱衣時に衣類と衣類のこすれで聞こえる”パチパチ”という音（暗いと光も見えます）や、脱いだ衣類がヒトの皮膚に”ゾアー”とした感じを与えるのも嫌な感じです。

”冬は乾燥するから”との思いから”静電気発生”⇐”乾燥（低湿度）が原因”と考える方も多いでしょう。確かに湿度、即ち大気中の水蒸気量が静電気の発生に影響します。

ではどう影響するでしょうか？

水蒸気である水分子は水素原子と酸素原子により構成され、水分子全体としては電気的に中性ですが、図に示すように電気的な偏りを持っており極性分子となります。この水分子は大気中に十分にランダムに存在するのではなく、水分子同士の極性（水素結合の引力）によってある程度集団的に存在し、その集団は全体として正、又は負の極性をもちます。

それに対し大気中にある物体はその表面に電位を持つので、その電位に反応して水分子の集団が物体の表面に近づき、物体の表面の電位を下げる作用を示します。これは静電気メーターで物体の表面電位を測定する際、測定する物体の表面に息を吹きかけて測定を行うと測定値が0V側に近づくことで確認できます。

よって、湿度が高い時は上記の作用によりあらゆる物体の表面電位は0V側に変化するので、物体間における各表面の電位の差（電位勾配）も小さくなるので、静電気（火花放電）は発生しにくくなります。逆に、乾燥する（湿度が低い）と、水分子の量が減るので物体の表面電位を下げる作用が小さくなり、物体間の電位勾配が小さくなりづらく、火花放電は発生し易くなります。

それ故、”冬場→乾燥→静電気”は自然の静電気（ESD）発生の正しい関連性です。

しかしその一方で、前述したように水分子は極性分子なので電位勾配を生じさせている物体の表面付近に存在する場合、その物体表面に向かって加速し衝突（スパッタ）します。このスパッタが生じると特に物体が導体である場合は物体内部の電子が大気に飛び出し、物体表面付近にある気体分子をイオン化させ、プラズマを生じ、これが火花放電になります。

ESD試験であるIEC61000-4-2の気中放電試験ではESDガンと被試験機器の間の火花放電は湿度が高い時程発生し易くなり、被試験機器の不具合を発生させます。この現象については多くのEMC関係の方々が経験しているでしょう。これは、IEC61000-4-2の試験が自然の静電気ではなく、ESDガンの電源よりESDガンのガン先（放電チップ）と被試験機器の筐体（GND）に回路形態で安定的に電力（電圧・電流）を供給しているためで、放電チップと被試験機器のGNDの電位勾配は周囲の湿度に関係なく安定的に印加され、それにより水分子は放電チップ或いは被試験機器のGNDに向かって加速・衝突を起こし、火花放電を発生させます。そのため、水分子の数が増せば（湿度が高ければ）火花放電を発生させ易くなります。

私見ですが、IEC61000-4-2の気中放電の試験は試験条件として湿度の範囲は30~60%とされているので、できるだけ30%側ですべきだと考えています。その根拠としては、

①試験条件を満たして試験を行っていること、

②気中放電の試験は機器の実際の使用状態で生じるESDとはかなり異なっていること、

③試験ではESDガンの設定電圧を高め（1.2～1.5倍）にして試験を行っていること、

などからです。

機器の気中放電試験の未検討は許されませんが、ESDガンによる気中放電は被試験機器にとっては厳しい試験であり、機器へのダメージが大きく、試験により破損に至る場合もあります。ESD課題の対策作業の際、過多なESDガンパルスの印加により被試験機器の破損に気づかず対策作業が泥沼化するケースもあります。

是非ESDの試験、特に気中放電の試験は湿度にも注意を払って行ってください。

関連ページ・・・こちらもご覧ください。

27. ESD試験時の2次放電発生の予見をsimで確認・・・これが不具合原因！

ESD対策、スキャナツールの解析は有効？

”ESD対策の新たなる進展はあるのか？”

”ESD及び静電気による機器・装置の不具合解析に当社のESD²”

ESDスキャナで観測。でもやっぱり対策はいつものGND強化？

”4. ESD及び静電気による機器・装置の不具合解析に当社のESD²”

“ESD試験（IEC61000-4-2）対策に関する技術資料”

サージ関連試験での不具合対策は試験パルス印加による2次放電発生も勘案して

ESDシミュレーションに新たなソルバー登場！

機器・装置／ロボットにトラブル発生！不具合解析に行き詰まったら．．．

”2021年はDX元年だったんだ”、と何年か後に思い起こす時が来るでしょうか？

今年私が参加した展示会やセミナーで”DX”をよく目にしました。それは産業界だけで無く、省庁も関わって今の日本のあらゆる業界を立て直そうとする動き（働き方改革の意味も含んで）になっていることも知りました。

このDX、特にメーカーにおける生産技術や製造現場で10年位前（DXという言葉は無い）頃から幾つかのメーカーで独自に当時のIT技術を使って生産プロセスの改善・改革の取り組みが始められ、数年前からはビッグデータが扱える、所謂デジタル環境が整い、更にAI技術の適用も相まって将に“変革”と言えるレベルの成果が出せるようになり、このデジタル技術利用による生産プロセス変革をDXとして注目されるようになりました。こういった取り組みをしてこなかった、又はできなかった多くのメーカーにとっては衝撃だったでしょう。

デジタル技術によるプロセス変革「DX」、この考え方を産業界のあらゆる分野に適用していこう、と考えるのが自然の流れでしょう。AI技術を営業や管理の現場、更には開発の場に適用した事例の紹介も増えてきました。DXの端緒として”レガシー（今までの仕事のし方）からの脱却”と解されることもあります。しかしながら、そもそもDXは何のためにするのか？それは間違いなく自分の会社・従業員の未来を幸せ（Well-being）にさせるためのものなのです。そうでなければやる意味はありません。デジタル技術を利用することで、仕事量の低減（生産性の向上）し、新たな価値創造が提供できるフロンティアはまだまだ沢山あると思います。そしてそれは職場の仕事マインドを向上させていくでしょう。

さて、当ブログとしてEMC関係におけるDX、当社としては皆様にMBDを使ったEMC設計をご紹介しています。EMC関係では既に多くのITツールが提案されているものの、決定打というべきものは無いのではないかと思います。そういった状況の中、当社はシンプルで短時間での検討可能、且つ低コストでできるMBD（1D-EDA）によるEMC設計を提案しております。是非ご検討をいただきたいと思います。

当社が掲げる”イノベーション”、DXの時代にあっては”新結合”と解されます。簡単に言えば、今までのやり方（思考）と今までとは違う新たなやり方（思考）を結合させることで今までに無い新たな価値を生み、そしてそれが我々にとって”普通のこと”になっていくことです。

「EMC設計イノベーション」皆様、よろしくお願い申し上げます。

関連ページ　EMC設計 MBDでDX! 技術＆学術

MBD（Model Based Development (Designとも)）は1D-CAE (Computer Added Engineering)の利用を基本として、新たな開発・設計手法として注目されています。最近はModelica（言語）での応用が広がり、特に物理現象を表現するモデルの構築で使われています。電気回路の計算では皆様ご存知のSPICEがありますが、最近はModelicaと連携してSimできる環境を提供するツールも出てきています。

Modelica利用によるホットな話題としては、機器の熱設計です。熱設計においても従来からの3Dモデルによる解析が主な方法でしたが、Modelica環境を使ってMBDで解析することが試みられています。当社においても、EMC設計を3D-Sim（電磁界解析）からSPICEを使ったMBDへの移行を推進しており、ここでそれらのメリット・デメリットを下記にまとめてみました。

やはり、EMC設計においてはMBDが圧倒的に良いのです。まだ知名度が低いという所が劣っている点でしょうか？MBDとして当社が提供するPD適用、SD適用を是非ご検討頂きたいです。

関連ページ

　　　　　MBDの活用 ･･･➡現象のメカニズム理解・スキル向上の活動に

IEC61000-4-2におけるESD試験対策のツールとして、ESDガンによる電流パルス印加時の回路基板上の電流分布等を観測するツールが紹介されています。測定法の概要は下記の通り。

①回路基板の特定の部位にESDガンで電流パルスを印加して、その際の回路基板上の各位置の近傍上空から電流をプロービングする方法で１回のパルス印加で１カ所の測定を繰り返して、電流分布図を作成。

②回路基板上の各位置の近傍上空にプローブを置き、ESDガンが与えると想定した電磁界パルスをプローブから回路基板上へ放射し、その時の回路動作の不具合を観測する方法で１回の印加で１カ所の不具合状況を測定することを繰り返してESD耐性の分布図を作成。

何れの方法も回路を動作させた状態でESD試験の状況を観測できるので、電磁界Simを使った方法よりも実際に近い状況を観測でき、ESD試験で不具合が生じた際の解析ツールとして期待できると思われます。

ただ、気になる点としてそれぞれの測定に際してESD試験時に発生した機器の不具合を再現できているのか、ということです。再現できているのであれば、解析の意味があり、それによる施策は実際のESD試験の不具合対策となるでしょう。しかし、再現できない場合や異なる不具合発生となっている場合は観測自体が無駄になる可能性があります。

更に、上記の測定システムを扱うベンダーとしては、測定結果からとるべき対策方法について具体的なアドバイスがあるわけでは無いので（様々なシチュエーションがあるので仕方がないかもしれない）ユーザーそれぞれが判断して施策することになります。

しかしながら、私の今までのESD対策の経験の中では、上記してきた方法では解析できない（と思われる）原因があると考えています。それは、ESDガンの印加により発生する2次的な火花放電の発生です。そのメカニズムについては公開技術資料に掲載した”IEC61000-4-2試験対策（Part-I）”で紹介しています。またその対策方法については当社の” 6.2．IEC61000-4-2試験対策” のセミナーの中で解説いたします。

一般的にESD試験と聞くと、回路基板上に実装したデバイスの端子部に規格よりも大きな電圧が襲い掛かるというイメージを持たれるでしょう。実際にそういう現象が多いのかもしれません。しかし、前述した2次的な火花放電の発生を考慮すると、回路基板上に実装したデバイスの端子部に電圧が掛からなくなるという現象も生じる可能性があります。こういったことも当社の” 6.2．IEC61000-4-2試験対策” のセミナーの中で解説いたします。

関連ページ・・・こちらもご覧ください。

”ESD対策の新たなる進展はあるのか？”

”ESD及び静電気による機器・装置の不具合解析に当社のESD²”

ESDスキャナで観測。でもやっぱり対策はいつものGND強化？

”4. ESD及び静電気による機器・装置の不具合解析に当社のESD²”

“ESD試験（IEC61000-4-2）対策に関する技術資料”

ESDシミュレーションに新たなソルバー登場！

サージ関連試験での不具合対策は試験パルス印加による2次放電発生も勘案して

機器・装置／ロボットにトラブル発生！不具合解析に行き詰まったら．．．

空気の乾燥はESD（静電気）対策の大敵？

EMC設計において回路基板（配線基板・プリント基板）のA/W（アートワーク）設計は極めて重要な要素となります。しかし、大手のセットメーカーではこのA/W設計を外注（外の会社）に依頼しているケースが殆どです。このプロセスで依頼する側がとれるEMC設計のA/W設計への反映の方策としては、外部に依頼する際に作成する設計指示書を外注先に出すことと、納入したA/WのCADデータに対してEMCチェッカーツールを適用する方法です。

EMCチェッカーを使った際の課題については” 5. 回路基板におけるEMC設計の実践と検図。当社のWDを提案。”の中で紹介しています。

問題は、A/W設計は極めて重要なEMC設計の要素なのに外注先に期待されることは、決まった形状の回路基板のスペース内に指定した回路図の配線を入れ込むこと、できるだけ短納期であること、作業コストがリーゾナブルであること、が優先されてしまうことです。そのため、A/W設計は外注先のCAD作業者の腕任せになり、CAD作業者のEMCに関する認識度の差により、出来上がった回路基板のEMC性能にも差が出てきます。

A/W設計を依頼する側はEMC設計に関して設計指示書等に記載する場合もありますが、これも外注に依頼する担当者のEMCに関する認識度の差により、設計指示書の記載内容に差（前任者のコピペレベルも）が出るでしょう。

当社のWDの考え方を、公開技術資料”WD Part-I”の中に記載しています。A/W設計を依頼する側が実施したいEMC設計（WDのデザインルール）をCAD作業者に実施してもらうプロセスを紹介しています。

EMC設計の趣旨を回路基板に反映させるために、A/W設計を依頼する側が明確なEMC設計のデザインルールの適用事項と適用する場所をCAD作業者に明示して、その実施状況をA/W設計を依頼した側が確認することが最も簡単で効果的にEMC設計を回路基板のA/W設計に反映できる方法と考えております。これはA/W設計を依頼されたCAD作業者にとっても依頼側のデザイン方針を確認できるので作業に着手し易くなるものと思われます。

そこでWDで示されるデザインルールは、ということになりますが“3.WD(Wiring Board Design for EMI)提案”のセミナーの中で紹介いたします。例として、EMCチェッカーではEMI対策として禁止されている“GND跨ぎ”について、WDのデザインルールでは“GND跨ぎ”があってもEMIを悪化させないデザイン方法を紹介しています。

NHKの人気番組、チコちゃんに叱られる、を見ていたら、”なんでコンセントに２つの穴があるの？”という一般人なら誰でも疑問に持ちそうな問題に、”電気の入口と出口～！”と分かりやすい名回答。感服です。

自分のようなエレキの人なら、すぐに“それはキルヒホッフの第一法則で電気回路の電流は、・・・”等と専門的な言葉を使って、一般人にはとっつきにくい方向に行きがちかと。

ただまあ、電気に関わる現象の説明にある法則性やそれに基づくモデルを使って説明することはよくあることなのですが、現象によってはそのモデルではどうしても説明できない場合があったりします。

例えば、コンセントの２つの穴が電気の入口と出口なら、入口と出口に繋がる電線は発電所に接続してそこから各家庭の電気製品に繋がることになるのですが、電気は発電所から出て行ってまた発電所に戻ってくることになるので、電気は発電所から各電気製品へ往復の時間をかけて伝わるということになり、・・・”うーん、ちょっとヘン”ということになります。交流で考えたら尚更です。

また、50Hz等の商用の交流から、より高い周波数帯（高周波）へ考え方を広げて、高周波源と複数の回路素子を接続した回路網を考えるとき、チコちゃんの考え方でもいいですが、まあキルヒホッフの法則に従って計算します。でもこの考え方から放射ノイズが出てくることは説明できません。でも実際の電子機器では放射ノイズが観測されます。これを説明するためには電磁場（ベクトル場）を用いたマックスウェルの方程式のモデルを使うことが必要となります。（残念ながら、電磁気学を学んだ人でないと理解は難しいのですが。）電子機器からのノイズ（不要輻射・EMI）が如何に生じるかについては、当社のセミナー” EMC設計 MBDでDX! 技術＆学術”で解説していますので是非受講して頂きたいです。 当セミナーを受講して頂けますと、当社が推奨しております”PD適用”、”SD適用”におけるEMI対策の原理・効果をより深く理解することができます。

SD適用については当ホームページの「技術解説　３. 信号ラインのダンピング抵抗、当社のSD適用のSimモデルで抵抗値を設定。」において紹介しておりますが、具体的にどのような方法で行うか、を説明した資料を「公開技術資料」のページに”SD適用に関する技術資料（基礎編）”として掲載いたしました。

EMC設計を考慮した信号ラインの設計に関して関心をお持ちの方々には是非参考にして頂きたいです。

当社の「SD適用」は一般的に知られているSI評価における波形解析だけではなく、得られた波形に対する周波数成分の解析を加えることにより、伝送波形における放射ノイズのリスクを評価することができます。

”SD適用”を行うことで、

①ICの信号ラインによるEMI（不要輻射）のリスクを低減

②IC間で送受される波形品質の確認→ICの安定動作の確認

の①、②を同時に事前に行うことができます。

これは将に、回路図検討段階でできる（やるべき）回路設計でありEMC設計です。

EMC設計の対象となる信号ラインはCLKラインだけでよい、ということも理解することができます。

また、EMC対策部品としてよく提案されているEMIフィルターに関しても信号ラインにはあまり好ましくないことも理解することができます。

今回掲載した”SD適用”の資料は”基礎編”となりますが、”実践編”につきましては当社のセミナー中でご紹介します。特にメイン基板からサブ基板へケーブル（ハーネス）を介して信号を送受信する場合（この状態の時に信号波形は大きく歪、且つEMIのリスクも高まります。）の信号ラインの検討方法、更にその際に必要となる回路処理方法をご紹介します。

是非“SD適用”をご検討頂きたいです。

PD適用については当ホームページの「技術解説　２．ICの電源ライン、パスコン最適化に当社のPD適用。」において紹介しておりますが、具体的にどのような方法で行うかを説明した資料を「公開技術資料」のページに”PD適用に関する技術資料”として掲載いたしました。

更に、”EMC村の民”のエンジャー様のご厚意によりYouTube動画（約8分）で解説して頂きました。電源ラインの設計（特にパスコンの設定方法）に関して関心をお持ちの方々には是非参考にして頂きたいです。

当社の「PD適用」は一般的に知られているPI設計のような”インプトインピーダンス”や”ターゲットインピーダンス”の概念を必要としません。指標となる”PD値”を目安となる設定値を満足させることで、

①ICに接続する電源ラインによるEMI（不要輻射）のリスクを低減

②そのICの動作の安定性の確認

の①、②を同時に行うことになるのです。

これは将に、回路図検討段階でできる（やるべき）回路設計でありEMC設計です。

一つの例としてよく回路図で見られるもので、4MHz程度の動作周波数のICでその電源端に1μF程度のパスコンが付けてられている場合があります。この状況を”PD適用”で見てみると1μF程度のパスコンでは機能的には意味が無いことが分かります。もしちゃんとパスコンを設定するのであれば、10μF以上の容量が必要であることが分かります。

そして、そういったことをLTspiceで検討できるというのもPD適用を実践する障壁を下げることができるものと思っています。

今回掲載した”PD適用”の資料はセミナーでは”基礎編”となりますが、”実践編”につきましては当社のセミナー中でご紹介します。特にメイン基板からサブ基板へケーブル（ハーネス）を介して電源を送る場合（この状態の時にEMIのリスクが高まります。）の電源ラインの検討方法、更にその際に必要となる回路処理方法をご紹介します。

是非“PD適用”をご検討頂きたいです。

ビーズ素子はノイズ対策部品として多くの電子機器に使用されています。特に、力ずくでノイズを抑えこもうとする設計者の思想は回路基板上でのビーズ使用個数からも感じ取れるものです。現場のEMC技術者は回路動作に支障を生じなければ不要輻射（EMI）のリスクを下げておくために、出来るだけビーズ素子のインピーダンス値（@100MHzで規定されるものが多い）が高いものを回路上の各信号ライン、各電源ラインに装着したいと考えるでしょう。しかしそのEMC技術者の思いに反し、回路設計段階の設計者は部品コスト削減や部品実装面積削減の観点から効果がよく分からないビーズ素子を無駄な部品と考え、回路図に載せようとはしないでしょう。

回路図設計段階でのEMC設計を提唱してきている当社としては、何回か紹介してきましたPD適用・SD適用で、このビーズ素子の機能とEMIにおける効果を説明することができますが、ビーズ素子の効果について結論から言いますと、ビーズ素子は電源ラインにおいて極めて有効です。しかし、信号ラインにおいてはあまりよいとは言えません。寧ろ、信号ラインでは使わない方がよいでしょう。

電源ラインへのビーズ素子の挿入に関しては、回路基板内で電源回路からデジタル回路（IC）に供給される3.3V等（SOC等では1.5V、1.2V、5V等）の電源ラインにはあまり効果は期待できないのですが、他の回路基板（サブ基板）にケーブルを介してメイン基板上の電源を供給する状況においてEMI設計として効果があります。特に、供給する電源電圧が10V以上の比較的高電圧である場合によりその効果を期待することができます。詳細については当社の”PD適用”においてご説明します。

一方、信号ライン（ここではデジタル）では、特にパルス波形の立ち上がり、立下りエッジでデータ信号を検出（高速伝送で多用）するIC間の通信においてはビーズ素子の挿入により信号パルスの波形歪が大きくなるためお薦めできません。詳細は“SD適用”ご説明します。またビーズ素子はインピーダンス値（基は複素数）という回路素子としては多少曖昧さのあるものを定数値とし、且つその公差も±50%という大胆な設定となっているために、量産前提の電子機器でタイミング誤差を気にする回路設計に使用するのはそもそも不向きです。

但し、電源系の回路では電源制御の信号ライン以外のラインではタイミングやインピーダンスをそれ程気にする必要がないので、選択したビーズ素子の定数値の広い公差に対してもEMIが大きく変化することはありません。但し、電流を低損失で通過させる必要があるのでビーズ素子の直流における抵抗はできるだけ小さく、且つそのバラツキが小さいものを選択する必要があります。ケーブルを介して電源を供給する状況では特にそれらは重要なファクターとなります。

仕事を続ける上で苦しい・辛い事ばかりなら、誰もがその仕事から逃げ出すでしょう。

”機器のEMC対策のお仕事は楽しいでしょうか？”の質問に対して、多分多くの現場のEMC技術者は”ノォーッ”、と答えるでしょう。

何故なら仕事としての達成感を感じづらいから。（“ヤッター!”が少ない）

そもそも”EMC問題は生じない”（あるのが分かれば事前に検討しますね）という雰囲気が機器の設計現場にあるため（？）か、いざ問題が生じると担当のEMC技術者が何とかしなければなりません。担当のEMC技術者は発生したEMC問題の解決のために時間と労力をかけ、疲労感が蓄積します。機器の開発納期や回路技術者側のプレッシャーから担当のEMC技術者が追い込まれる状況になることも。こういった苦しい状況から脱して何とかEMC問題を解決できたとしても、その達成感よりもそれまでの精神的・肉体的な疲労感の方が圧倒的に大きかったりします。

やっぱり、そんなEMC対策の仕事は楽しくありません。続けられないでしょう。（昨今のコロナ禍においては大切な自身の免疫力さえ低下させてしまうかも。） 現状の多くのEMC対策現場はでき上った機器（完成品）のEMC問題（完成品を動作させて初めて実測・確認される）を解決することになるので、実際のところ打てる手段は限られます。尚、この段階で回路シミュレーションや電磁界解析を適用して問題解決（原因推定→Simモデル作成→Sim実行→対策）することも提案されていますが、それを現場のEMC技術者（シミュレータを操作できるとしても）が自ら実施するのは時間的に余裕が無く、厳しいでしょう。仮に解析結果が得られたとしても、”だからどうする？”と言った、対策として”何を実施すべきか”を見出しづらいでしょう。これは近傍界スキャナを使った測定結果を得た時も同様な状況になります。（本ブログ” EMI対策の決め手？近傍界スキャナ“を参照）

EMC技術者が長く仕事を続けていくためには、やはり事前の設計（仕込み）とその成果が実際に確認できることが繰り返される機器の設計環境が必要だと思います。上手く行った時は当然なのですが、上手く行かなかった時でも、その時の問題点を次の設計に織り込んで新たな成果を得る、といったプロセスを繰り返すことにより、EMC技術者の達成感と共に自身の設計力の成長も感じられるようになるでしょう。更にEMCの仕事に楽しさも見出せるでしょう。これによりEMCの仕事環境は大きく改善されます。

上記の事前の設計がEMC設計であって、先ずはLTspiceで始められます。これがEMC設計イノベーション（改革）のはじめの一歩となります。”どうやってLTspiceを使っていくのか？”については是非当社のオンラインセミナーをご利用ください。EMC設計イノベーション（改革）を実感できます。