EMC設計ツールの導入とその限界

当ホームページではEMC設計でのシミュレーションツールの利用を提案してきております。その目的はEMC設計を製品設計の初期段階(回路図作成段階)で実践、所謂フロントローディングを行い、製品設計におけるEMC課題の事前対策、試作時の手戻りリスクの回避等によりEMC対策に関わる時間や費用を低減すると言った効果を得ようとするものです。

こうした考え方はEMC関連のツールベンダーの方々も異口同音で提唱されており、それぞれのツール(結構お高い)の売り文句となっています。ただ、こういったEMC関連の設計ツール(シミュレータやチェッカー)利用により得られるEMC設計の費用逓減効果は期待できるものとして、その設計ツールに関わる費用は当然のことながら無視できないものです。

ご存知の方もいると思いますが、設計ツールの導入コストはソフト・ハードを含めると数千万円になる場合があり、年間のライセンス費用も数百万円になったりします。また、専門性の高い(外国製等)ツールになるとやはり有能な専門性のあるオペレータを当てる必要があるので、それに係る人件費も必要になるでしょう。(因みに私が経験したICの設計ツール等は年間のライセンス料は億のレベルでした。)

EMCを担当されている方の中には、そういったお高いツールの導入によって担当している仕事が効率化できることをイメージして会社の上司にツールの利点を熱く説明し、ツール導入に漕ぎ着ける方もいるかもしれません。しかし、実際のEMC課題にそういったツールを適用してみるとイメージしていたよりも導入効果が発揮できないことに気付くかもしれません。そして結局EMC課題へのツール利用の頻度が減り、とりあえず“利用はペンディング”、と言った状況になったりするかもしれません。私はそんな風な現場を見たり聞いたりしました。

そもそも設計におけるシミュレータやチェッカーの適用は、設計の予測であってその背景としてある限られた条件(周波数・時間・空間等)の下でシミュレート可能な各モデルに対して適用可能な計算を行っているので、その条件下においてある程度精度の高い予測ができるのですが、その条件から外れた領域では予想も大きく外れてしまうものなのです。

また、そういったモデルにおいてもEMCにおけるノイズ源などは、インピーダンスや波形・振幅・位相等、測定自体もできないものをノイズ源モデルにしたりします。そのため、そのようなノイズ源モデルから実際の機器のノイズ測定結果をシミュレートすることはできませんし、事実、EMCの実測結果とシミュレーションが一致できたという実際のユーザーの声を聴いたこともありません。業界関係の資料に掲載されているグラフ等では実測値とシミュレーション値の間で10dB程度ずれていても“傾向は一致していた”、などとコメントされたりしています。(私は合っていないといつも思っていますが)対象がノイズなのでその程度でもよい、とか思われるかもしれません。しかし、何か精度よく施策設計(配線設計の修正とか回路素子の設定・選定等)をする上ではあまりにアバウトな情報としか言えません。

更に、どんなに高価なシミュレータを買っても、どんなに厳しいチェッカーを導入しても、そのオペレータや結果を見る関係者に「なぜそのような結果が出るのか」「電磁気学的に何が起きているのか」という本質的な理解がなければ、ツールはただの「お荷物」や「形骸化した儀式」に成り下がります。

そもそも、EMC対策は対象の製品のユーザーに対して提供する価値はほぼありません。従ってそんなところに過剰に費用を掛ける(高価なツールを適用する)ことは製品設計の上で著しくバランスを欠いた設計なのではないかと思われます。

当社は、それぞれのEMCの現場で得られている事象や結果に対してそれらに納得のいく根拠・原因を理解するためのシミュレーション方法や、学術(理論)的な情報を当社のセミナーで提供しております。そういった技術的背景を理解できるようになると結果に対する傾向がつかめるようになり、製品設計の度にいちいちシミュレーションやチェッカーを持ち出さなくても、知識に基づいた賢い設計を適用できるようになれます。寧ろシミュレーションはその設計を確認するためのツールとなるでしょう。

設計の主役はどこまでいっても「人」であり、ツールはそれを補助する道具に過ぎません。道具に投資する前に、まず道具を使う「人」に投資する(教育する)ことこそが、最も手堅く、最もリターンの大きい費用対効果となるでしょう。

※関連ページ

1. LTSPICEシミュレータを使ってEMC設計を行う

10. EMC設計、レガシー3D-SimからMBD (1D-CAE)へDX!

EMCノイズ対策部品を削減したい。やはり回路設計段階から


EMC設計 まずはLTspiceで始めて→ノイズ対策の見え方・自分越え

MBD、EMC設計を革新

EMC設計 MBDでDX! 技術&学術 

ESD試験対策に対するAI回答、、、こんなもんか

電子機器・装置のイミュニティ試験となる、ESDガンを使ったESD試験(IEC 61000-4-2)での、被試験機の動作に不具合が生じた際に、先ず行うべき対策は何かを聞いてみた。

~Copilot(Smart)の回答から~
ESDガン試験で電子機器に不具合が出た場合、まず行うべき対策は以下のようなステップになります:
〇初期対応のポイント
①不具合の再現性確認
どの条件(電圧レベル、極性、接触点)で不具合が発生するかを特定します。IEC 61000-4-2などの規格に沿って、接触放電・気中放電の両方を確認しましょう。
②試験環境の見直し
シールドルームや電波暗室での試験が推奨されます。床面に基準接地面を設け、絶縁支持台の上に機器を配置することで、試験の安定性が向上します。
③ESD侵入経路の特定
外部コネクタ、USB、電源ラインなど、ESDが侵入しやすい箇所を調査します。特に信号ラインは要注意です。
④ESD保護部品の追加検討
ESDダイオードなどの保護部品を適切な位置に配置することで、放電電流をグランドに逃がし、ICの破壊を防げます。
⑤グランド設計の見直し
ESD電流が安全に流れるよう、グランド経路の低インピーダンス化や、グランドプレーンの拡張を検討します。
⑥筐体・構造の対策
金属筐体であれば、接触点の導通性を確保し、放電が外部に逃げるように設計します。樹脂筐体の場合は、導電塗装やシールド材の追加も有効です。
⑦除電対策の導入
アースが取りにくい環境では、イオナイザなどの除電器を使って、静電気の蓄積を防ぐ方法もあります。
・・・・
等と回答してくれます。更に詳細な不具合状況を入力すると更に具体的な対策を考えてくれるというアドバイスがもらえるようですが、まあ、無料のAIアシスタントに対しては社内の機密情報に関わるかどうかを注意して聞くのがよいでしょう。
取り敢えず回答してきた内容で“試験状況を再確認する(①、②等)”、と言ったことは正しいでしょう。ただ、それ以外はあまり参考になりません。③等は“ESDが侵入し易い箇所?”、がどういう箇所なのかが分からないから不具合対策が混迷化するのです。④等はESD試験の状況が分かっていない方々がよく言われる事柄で、そもそもESDガンの電流パルスは被試験機のGND(筐体)から印加されますから、GND側を主体に流れているのです。⑤~⑦に関してもいちいち文句を言いたくなるのですが、まあ、“こんなとこか~”、“役に立たないな~”、と言ったかんじです。
そもそも、ESDガンによる電流パルス印加によって被試験機及びその回路において如何なる変化が生じているのか、の考察無くして有効な対策を施すことはできません。ESDの現象に対する単なるイメージでESD試験の不具合対策を行っていると必ず対策作業は混迷化します。そういった事例は私の現役時代に幾度も経験しました。
もし今、機器・装置のESD対策で問題を抱えている方は、是非ESDに関する知識を先ず修得して頂き、それに基づく新たな視点でESD対策に向かい合って頂きたいです。そうでないと、製品設計・商品化現場のプレッシャーと試験現場との板挟みに苦しめられます。
当ホームページでは下記の関連ページにESDに関する記事も掲載しておりますので、是非ご覧ください。
また、当社のESDに関するセミナー<ESD試験(IEC61000-4-2)対策に関する技術資料>もご用意しております。こちらも是非ご検討下さい。

※関連ページ

  4. ESD及び静電気による機器・装置の不具合解析に当社のESD2
  27. ESD試験時の2次放電発生の予見をsimで確認・・・これが不具合原因!
  32. ESD対策、物理屋が出番?ESDガンの特性はやっぱり物理的!
  33. ESD試験で被試験機に不具合発生・・・原因は火花放電の高周波成分→ IC故障
  ESD対策の新たなる進展はあるのか?
  ESD対策、スキャナツールの解析は有効?
  空気の乾燥はESD(静電気)対策の大敵?
  ESDスキャナで観測。でもやっぱり対策はいつものGND強化?
  ESDシミュレーションに新たなソルバー登場!
  ESDサージ・雷サージ・・・何が起きているのか、ご存知?
  日本人初のESDを体現? 平賀源内のエレキテル
  ESD試験(IEC61000-4-2)対策に関する技術資料