高周波を対象にした回路シミュレーション（Sim）に於いて、適当な信号ラインのモデル情報が無い時に簡易的にインダクタンスを当てて計算する場合があると思います。特に、回路基板上の部品間の短い配線に対してとりあえず1nH/mm程度を当てて計算する場合があります。Sim対象の周波数帯にもよりますが、ごく短い配線であればそのSim結果と実測の結果との比較において大きな誤差要因となる可能性は低いと思われます。

しかし、回路基板上でも明らかに長い配線や回路基板間を接続するケーブル、更に機器と他の機器等とを接続する信号ケーブルや電源ケーブルを含めたSim検討をする際には、さすがにインダクタンスのみで代用することは無理があると思います。

一般的に伝送線路（信号ラインや電源ライン）は下記のようなLC（無損失ライン）を使ってモデル化します。

ただ、EMC関係の方々の中にはそういうことを理解しつつもライン・ケーブルをインダクタンス（誘導性）と決めてかかる方もいるようで、ノイズ対策の指導コメントとして、“ケーブルのような長い伝送路が接続される回路基板側の受けの部分は先ず接地したCを接続させてからシリーズでLを接続させるLCフィルターを付加すべきで、シリーズのLを先にケーブルと接続する構成にすると接続した部品のLがケーブル側のL成分に取り込まれてしまい、LCフィルターとしての効きが劣化する”、等というようなものもありました。L、Cの各部品の定数にも関係しますが、一般的な性質として述べるのには難があるように思われました。

その理由として、ケーブル（伝送線路）があるインピーダンス（Z_i）に接続されている場合で、ケーブルの伝送路インピーダンスがZ₀である場合、それらのインピーダンスの大小関係についてみておく必要があるからです。

先ず、①Z₀＞Z_iの場合で、下図のスミスチャートで示すように、ケーブルの長さの変化に伴い誘導性側で右回りの軌跡（赤線）を示します。この赤線の軌跡は対象周波数のλ/4（スミスチャートの半周）まで誘導性側にあり、この誘導性即ちインダクタンス性となるケーブルは、短い内はシリーズ接続のL値で近似できます。但し、ケーブルが長くなるとやはりL値だけでの近似は困難となります。しかし、例えば100MHz帯における波長（≈3m）はそれなりに長いので、機器内で使用されるケーブルを想定した場合はインダクタンス性とする考え方も良いでしょう。

しかし、②Z₀＜Z_iの場合は、ちょっと事情が異なります。下図のスミスチャートで青線の軌跡を示すのです。即ち、ケーブルの長さの変化に伴い容量性側で右回りの軌跡を示すのです。この容量性即ちキャパシタンス性は、ケーブルが短い内はシャント接続（接地C）のC値で近似することになります。また前述と同様にケーブルが長くなるとC値だけでの近似は困難となります。この青線の軌跡も対象周波数のλ/4（スミスチャートの半周）までケーブルは容量性となります。従って、この場合ではケーブルをインダクタンス性とするのは適切ではない、ということになります。

これは高周波回路学からの知識ですが“知っている”のと“知らない”では問題解決の上で費用・時間に大きな差が出てきます。

EMC対策の現場では、必死になってあの手この手の対策を施して、何とか上手く行きそうな対策方法を見つけた後に、後付的に適用した対策の理屈付けをしがちでしょう。特に、思い付き的に原因を決め付けて対策検討を始めると、対策が行き詰まり、無駄に時間を浪費する状況に陥ります。対策作業に入る前、できれば設計段階で入手可能な情報を得てから対策作業に入った方が、最初は時間がかかるかもしれませんが、結局短い時間で解決に至ることができるものです。

こういった問題解決の情報源として当社が用意しております、

EMC設計 MBDでDX! 技術＆学術

ESD設計 技術＆学術

を是非ご活用下さい。

多層の回路基板のA/W設計において、信号ライン、電源ラインの両サイドにガードパターンまたはGND電極の塗り込みと称してGNDパターンを配置し、回路板内部のベタ電極との導通をとるためにGND-Viaを配置します。このGND-Viaの配置間隔についてA/W設計の関係者から“できるだけ短い間隔で”とか、“同一のVia間隔を繰り返さないように”とか、“ノイズ周波数の波長の??分の一波長の間隔で”とか、・・・“まー、根拠があるのか”と思われるアドバイスがあったりします。
私の現役時代にGND-ViaのVia間隔に関して電磁界Simで検討したことがありましたので、少し解説します。先ず、そのモデルの例として、多層基板で形成される信号ラインでその両サイドに配置するGNDパターンを有し、その下側の配線層にGNDベタパターンを設定して、所謂高周波回路で言うところのグランド－コプレナー伝送路（グランド付CPW）として、信号ラインの両サイドに設定するGND-Viaを列配置しています（図１参照）が、それぞれのGND-Viaに流れる高周波電流についてSim検討してみました。

その結果、信号源側及び負荷側に最も近い両サイドのGND-Viaにのみ高周波電流が流れ、その他のGND-Viaには殆ど高周波電流が流れない（-60dBより低いレベル）という結果でした。即ち、信号源側及び負荷側に最も近い両サイドのGND-Viaによって、信号ラインの両サイドのGND電極と基板内部のGNDベタパターンとが同電位になり、それ以外のGND-Viaの箇所での前記GND電極間では電位差が生じず、その箇所でのGND-Viaでは高周波電流は流れなくなるのです。
この傾向はGND-Viaを減らしても（信号源側及び負荷側の中間の両サイドに各1個）、また増やして（Via間隔を密に）も変わらず、基本的には信号源側及び負荷側に最も近い両サイドのGND-Via以外は無くてもよいという傾向でした。また、この時のモデルからの不要輻射に変化が起きるか（そもそも不要輻射自体が小さい）も検討しましたが、その輻射傾向に変化はないようでした。
上記のGND-Viaの間隔を密にすることを指摘するA/W設計の関係者がその理由として、GND-Viaの間の距離によりラインを通過する信号による定在波の発生の要因になることを挙げたりしますが、定在波は信号ラインとGND電極の電極対を通過する信号の電圧・電流に対して生じるのであって、GND-Viaは信号ラインの両サイドのGND電極と基板内部のGNDベタ電極を単に同電位で接続しているだけなので、そのGND-Viaがどのように定在波の生成に寄与するのか、説明しづらいことではないかと思われます。
従って、信号ラインのA/W設計として、信号源側及び負荷側に最も近い両サイドのGND-Via以外はあまり気にしなくてもよい、というのが当方からA/W設計者へのアドバイスです。但し、図２に示すように信号の授受を行うIC間の信号ラインに関しては、信号の送信側・受信側双方において、各ICの送受信端子の直近の両サイドにGND-Viaを形成（送受信のIC端子の隣の端子がGNDであれば、GND端子ランドパターンにかかった形状でGND-Viaを形成）することを当社のWDのA/W設計指摘ポイントとして推奨しております。

しかしながら、それでもGND-Viaはできるだけ数多く配置した方がよいと考えられる方々は、上記のWD指摘のポイントを実施して頂ければ、GND-Viaをより密に設定されても特に弊害はないと思われます。例えば、もし信号ラインがカクカクと曲げなければならない箇所がある場合等はEMC性能を上げる効果があるのかもしれません。勿論、カクカク曲げた配線は勧められませんが、、、。
A/W設計の注意事項として“GND-Viaはできるだけ数多く”というものは所謂イメージです。そんなことよりもEMC設計実践のためにもっと注意を払わなければならないA/W設計事項があります。当社の“WD”ではEMC設計上必要とするA/W設計事項とそれを基板設計に反映させるための方法をご紹介しています。
是非、当社のPD、SDを含めて、WDをご検討ください。

＊関連記事

WDに関する技術資料

22. EMC対策、グラウンド（GND）に関わるイメージに要注意！

21. 機器・装置間の接続ケーブル・・・シールド線（GND）は両端接続が基本！

20. 回路基板の装着・・・シールドケース、ネジ止めは重要！

19. グランドループ➡ノイズ放射・・・過剰な妄想かも！

グランドノイズと聞いて、どんなイメージを持たれるでしょうか？

機器のグランド（アース）電極を介して機器の様々なところへ流れ込んで、予期せぬ場所から空間に出ていくのでは、、、等と考えて、EMC対策としてグランドノイズは低減すべきもの、と考えておられる方もいるでしょう。

グランドノイズに関してはEMC関連のハウツー本やWEB等でよく解説されています。ここで簡単に説明しますと図（a）に示すようにICが電源ラインとGND電極に接続する際、IC内の特に出力バッファーの動作（Lowレベル⇔Highレベルの遷移）において瞬間的に電源(Vcc)側からGND側へ貫通電流が流れます。この時、IC内のバッファーと回路基板上のGND電極の間に介在する寄生インダクタンス（Ls）により電圧が発生し、これがグランドノイズとなります。

正確には、電源(Vcc)側の配線においても寄生インダクタンスが存在しますので、その寄生インダクタンスも含めてグランドノイズとされている方もいます。また、Vcc側の電源配線を介してIC外部に漏洩していくイメージから、電源ノイズとしている方もいます。当方としましては、ノイズであっても活線とGNDの２極により伝導する電源ラインのノイズと考えています。

さて、このノイズの対策としては図（b）に示すようにパスコンCd（デカップリングコンデンサ）を用います。パスコンCdにより、VccとGND間の交流（高周波）電位を0V（交流短絡）にすることにより寄生インダクタンスLsによるノイズ電圧の発生を抑制させます。しかし、実際のパスコンCdには寄生インダクタンスがあることや、パスコンとIC内バッファーとの間の接続においてインダクタンス成分があったりすることで、前述の交流短絡の効果が低下します。その対策として、パスコンに寄生インダクタンスの低減を目的としたLW逆転型や三端子型といった特殊なパスコンを適用させたり、ICとパスコンの間の配線に伴うインダクタンスを低減するICパッケージやパスコンの実装方法を適用させたりといった多くの方法があります。

一般的に、低クロックのCMOS ICであれば、電源パスコンを必要とするものの、あまり前述のような寄生インダクタンスを気にする必要はなく、即ちグランドノイズの発生を考慮する必要はありません。しかし、高クロックのCMOS ICとなると上記のような特殊なパスコンを検討する必要が出てくる場合もあります。

ただ、押さえておくべき点として、パスコンの実装によりパスコンの接続した点でのノイズ（高周波）帯域で十分に交流短絡（電気回路的には0Vとなることは無いので電圧値としては-40dBV (=0.01V) 以下と言った値を目指すことになります）ができているか、と言うことです。

PIの通常の評価では指標としてICの電源端子側からみた電源側のインピーダンス（インプットインピーダンス）をICが安定動作する（とされる？）ターゲットインピーダンスよりも低くなるようにパスコンの選択と個数の調整等を行います。実際の現場ではターゲットインピーダンスが分からないことが多くインプットインピーダンスをできるだけ低くして、それにより高周波のノイズ帯域で十分に0Vに近づくようにしています。

しかし、電源ラインの途中に回路基板間を接続するケーブルが介在する場合は、上述のPIでの評価では十分ではない場合があります。PIを検討できる市販のツールでは複数の回路基板及びそれらを接続するケーブルからなる電源系におけるPIの評価を対象とはしていないからです。実際のEMI対策の経験を通して、電源系のEMI（不要輻射）ではケーブル起因によって生じている場合が多いのです。

当社のPDは電源ケーブルを含んで電源系のノイズを評価することができます。詳細説明は”PD適用・実践編”でご紹介しますが、回路図の段階で電源ラインにおけるEMI設計のために取るべき対策及び検討方法（シミュレーション）について解説します。

ここで簡単にグランドノイズに関してまとめますと

①グランドノイズとはICの電源端子及びGND端子接続部に寄生するインダクタンスより生じる電圧ノイズです。

②グランドノイズはICに接続させる電源パスコン（デカップリングコンデンサ）により対策されています。

③パスコンの最適化設計はPI評価により行うことができます。

④但し、回路基板間をケーブルを介して電源供給が行われる場合は当社のPDを適用して電源ラインの設計を行うことを強くお勧めします。

※関連ページ

PD適用に関する技術資料

2. ICの電源ライン、パスコン最適化に当社のPD適用。

EMC設計と言いますと、PI／SI／EMCの検討と言いますが．．．

電源ライン設計を革新。PD適用

21. 機器・装置間の接続ケーブル・・・シールド線（GND）は両端接続が基本！

前節（11. 12. 13.）では電磁波の伝搬について説明してきましたが、空間を伝搬する際の減衰について触れていなかったので、当節で説明致します。

電界や磁界を高校時代の物理で習い始めると電界Eであれば距離rに対して、クーロンの法則から1/r²で減衰すると習った経験があるでしょう。これが所謂電界の空間減衰になります。磁界の場合も同様な関係で空間減衰します。

電磁波も伝搬距離rにより電磁波（電波）の振幅（即ち電力）が減衰していきます。但し、その減衰の仕方については、高校時代の物理では静電場・静磁場（直流場）であったのに対し、電磁波は動的な交流場となるため、その状況は多少変わります。

下記の図は動的な電気双極子（z軸方向のみで極性が入れ替わる）が空間に形成する電磁場について計算したものです。（導出プロセスは省略。詳細は電磁気学の書籍等で。）

この電気双極子により形成される電磁界は双極子の極性入れ替わり頻度（振動数）、即ち電磁波の周波数の影響を受けない理想的なダイポールアンテナにより形成される電磁界と同等になり、電気双極子の中央が信号源（波原・給電点）となります。

図において動径方向ｒが信号源からの電磁波の伝搬方向となり、動径方向rに対して横（垂直平面）方向がθ方向とΦ方向となります。式で記載された電界及び磁界で伝搬に伴う空間減衰について1/r、1/r²、1/r³の項があることに気づきます。rが極めて小さい場合は1/r < 1/r²<< 1/r³（各項係数省略）なる関係となり、rが十分大きな場合は1/r > 1/r²> 1/r³（各項係数省略）となります。特に1/rの項が支配的になっていく距離はr≈λ/(2π)（λは電気双極子の振動数（周波数）に対する空間波長）となり、このr <  λ/(2π)の領域は近傍界、r > λ/(2π)の領域は遠方界としています。因みにλ/(2π)の距離（≈λ/6と考えてもよい）は例えば30MHzで160cm、100MHzで48cm程度になります。

遠方界はいわゆる電波の領域となり、1/rの項の電磁界（遠方界成分）となるので、動径方向r（伝搬方向）に電磁界は無く、伝搬方向に対して横方向に電界E及び磁界H を持ち、いわゆる波面を形成します。これらは前節で述べたTEM波の状況を式で説明しており、電界Eと磁界Hの積（E☓H）によるポインチングベクトルSが伝搬方向（動径方向r）に向かう状況も示しています。

一方、近傍界については少し複雑になります。特に信号源に近い側は電界において1/r³の項が極めて大きくなり、準静電界と呼ばれる領域になります。低周波であればあるほど大きな電界が得られる領域を確保できるため、その性質を利用した電子デバイスもあったりします。また1/r²の項が有効となる誘導電磁界とよばれる領域もあり、昨今は無接点電力伝送等で利用されたりしています。特にコンデンサ、コイルと言った部品の外界に形成する電界、磁界は近傍界であって、遠方界を持つことはありません。1/r²と1/r³の項は近傍界成分と言えるでしょう。

図にも示されていますが、1/r、1/r²、1/r³の各項はいずれも独立項で電界及び磁界はそれらの線形結合で示されるので、遠方界と近傍界は別のモノ（性質）であることを理解して頂けるでしょう。そのため、機器のEMI（不要輻射）の解析等で近傍界プローブを使ってマッピングを行ったり、電磁界Simで近傍電磁界を計算したりして、機器のEMIとの関係を探ったり、関連付けた資料を目にすることがありますが明確な関連付けは困難であり、結局想像力を駆使したイメージでの結びつけ程度のものにしかならないのです。

また、1/rの項の部分はアンテナの特性と関係するため、機器の基板・ハーネスなどは基本的にアンテナとしての能力は低く、電磁場の1/rの項に相当する部分は一般的には小さくなります。そうであるにも関わらず、近傍界プローブで測定した1/r²、1/r³の項のレベルを以って放射の原因であると結論づけたりすると、EMI対策として大きな遠回りをすることになったりします。

当節をEMC対策の観点でまとめますと

①放射する電磁波（ノイズ）は遠方界成分（1/rの項）です。

②機器の基板・ハーネスの周辺に関する電磁界Sim結果やプローブ測定結果は発生する電磁波（ノイズ）の近傍界成分です。

③遠方界成分と近傍界成分は別モノですので、近傍界の検討結果から遠方界を推測することは困難です。

私が高周波関係の仕事を始めた頃、先輩から”アンテナには近傍界があって電波がぐちゃぐちゃな状態から整った平面波に変化して遠方界で放射される”、と教えられて、それを信じて長く過ごしていました。その頃は遠方界での電波しか扱っていなかったので特に問題にはなりませんでしたが、EMCを扱う技術者の方々には考慮すべき事柄だと思います。

※関連ページ

EMI対策の決め手？近傍界スキャナ

13. ノイズという電磁波。では電磁波とは？（３）

12. ノイズという電磁波。では電磁波とは？（２）

11. ノイズという電磁波。では電磁波とは？（１）

8. ノイズも電磁波。検出するのはアンテナ？プローブ？

好評だった前回セミナーに引き続きを実践編（続編）のオンラインセミナーを開催‼

Topページへどーぞ！

本題の前２回の解説でノイズという電磁波について下記のようにまとめました。

①電磁波の電場Eと磁場Hは垂直の関係です。

②電場Eと磁場Hの一方が減少又は0になると伝搬する電磁波も減少又は0になります。

③電波はTEMモード（電波の伝搬方向に対して横方向に電場E 、磁場H ）です。

④TEMモードの電磁波は電場Eと磁場Hのベクトル積となるポインチングベクトルSを持つ。

⑤ポインチングベクトルSが空間に向かうことで電磁波（ノイズ）は空間に放射されます。

⑥実際の機器ではケーブルのコネクター部でポインチングベクトルSは空間に向かう形態となっています。

⑦PD適用、SD適用はポインチングベクトルSのスカラー量を低減する回路的手法です。

今回は上記の事柄を踏まえて、回路基板上の配線を伝送する電磁波について触れ、上記の⑥について説明します。

下に示す図は信号源（ノイズ源）から負荷に向かって回路基板上の配線を電磁波（ノイズ）が伝搬する状況を説明した図です。

先ず信号源はその電圧により信号源に繋がる配線の一方（Hot）の側導体に電流（i）を流出させます。この時、それと同時且つ同量の電流を信号源に繋がる他方（GND）の側導体より流入させます。電荷で説明すれば、信号源はHot側に電荷（+q）を供給し、GND側より同量の電荷を取り込む関係になります。この正電荷を取り込むという状態は、”信号源が負の電荷（-q）を供給する“、と物理的には同義になります。

よって信号源から同時に同量の電荷+qと-qが配線のHot側導体とGND側導体にそれぞれ供給されるので、Hot側導体とGND側導体の対向する空間で電荷+qから電荷-qに向かって電場E が形成されます。この電場E は電荷+qから出た電気力線のすべてが電荷-qに向かうため、divD = div εE = 0　となります。

また、配線に流れる電流についてみると、Hot側に電流iが流れる場合、GND側にも同量の電流が流れますが、その時、電流の流れる方向は反平行の関係になるため、Hot側の電流iに対してGND側は電流–i が流れることになります。前述の電荷の状況を考慮して配線を流れる電流を述べると、信号源からHot側導体とGND側導体に流れる電流は、一方に電流i、他方に電流-iがペアになって負荷側に向かって伝搬することになります。この電流のペアがそれぞれの導体に形成する磁場はHot側導体とGND側導体が対向する方向の面に対して垂直の方向に磁場Hを形成します。

このような電場Eと磁場Hが形成されるため、前回説明したように電場E、磁場Hにより形成されるポインチングベクトルSが形成され、Sは常に負荷側に向く形になります。将に、信号源の電力は負荷側に向かって伝搬していくことを示します。

図では、信号源が高周波（交流）であってもSは常に負荷側に向く状況を示しています。更に、ポインチングベクトルSはHot側導体とGND側導体が対向する空間内に保たれており、外界を向くことがないことも示しています。これは電磁界解析を使ったシミュレーションでも確認できますが、２本の導体（伝送インピーダンス一定）で信号源と負荷を繋げたモデルでは殆ど放射が起こらないことを意味します。

よって、４層基板等で第２層をGNDのベタパターンとして、そのGND上の第１層で長い配線や周回（ループ）状のパターニングを行ったとしても、その配線からノイズが放射されることは無いのです。但し、問題になるのは回路基板上の配線と外部のケーブルを接続するコネクター部でそれぞれの配線の断面形状が変化するために、配線の構成する導体間に保持されていたポインチングベクトルSが外部の空間に向く状況ができてしまうことがあります。この外界に向いたポインチングベクトルSが不要輻射（EMI）となります。

ポインチングベクトルSを外界に向けないように機器を設計するのは困難ではないものの、EMC対策コストを増大させるものとなり、そのコストは機器のユーザーにとって価値のあるものにはなりません。そこで上記の⑦で上げているように、当社が提唱しているPD、SDを使ってポインチングベクトルSのスカラー量を低減する回路的手法が適しています。EMC対策に対する費用対効果がよい上、回路シミュレーションを使うので機器の回路動作の事前確認にもなります。

是非、当社推奨のEMC設計、PD適用、SD適用をご検討下さい。

関連ページ

2. ICの電源ライン、パスコン最適化に当社のPD適用。

当社推奨の”PD適用”。YouTube動画で紹介して頂きました‼

電源ライン設計を革新。PD適用

3. 信号ラインのダンピング抵抗、当社のSD適用のSimモデルで抵抗値を設定。

前回は電磁波についてその電場E 、磁場Hについて説明し、伝搬形態がTEMモードであると説明しました。このTEMモードであることをベクトルの関係で示すと下記の図のようになります。

即ち、電場Eに対して磁場Hが反時計周りで垂直の関係にあり、電場Eと磁場Hにより構成する面（波面となります）に対して垂直な方向が電磁波の伝搬する方向となり、ベクトル積E ×H = SとなるポインチングベクトルSを定義することができます。このポインチングベクトルは電磁波の伝搬する方向を示すと共に、そのスカラー量は電磁波の電力密度を示します。また、ポインチングベクトルSに対する電場Eと磁場Hによる電波の波面の特徴から空間を伝搬する電磁波を平面波と呼びます。そのため、もし励振源から電波が出ているとしたら、それは励振源から面的な広がり（風船が膨らむイメージ）で電波が放射されていることになります。更にTEMモードの電磁波は、下記の図のように一方向（ｙ方向）に対して電場Eと磁場Hが垂直に交差すると共にそれぞれの強度もそれぞれ同一位置で互いに正の比例関係になります。その比例係数が空間インピーダンス（Z₀≒120π (Ω)）となります。

機器の不要輻射（EMI）を考える場合、EMC対策を担当される方々は”どうしてノイズ（電磁波）が放射されるのか？”という疑問を持つでしょう。そのメカニズムが分かればEMI対策のカギになることが期待できるからです。そこで上記の電磁波の説明は一つのヒントになります。即ち、ポインチングベクトルSが空間に向かっているかどうかということです。

その状況を観る方法として、アンテナにおける電磁界分布の状況を図等にしてイメージすると分かり易くなります。実は、”アンテナはポインチングベクトルSを空間に向ける装置である“ということを実感できるようになります。詳細な説明は当社のEMC設計 背景説明”4.機器からのノイズ放射のメカニズムを理解“のセミナーで行います。

実際の機器のEMIは、機器の基板とケーブルの接続部（コネクター部）がノイズ放射の励振部となり易い部位です。このメカニズムについては和田先生（京都大）のいくつかの論文の中で紹介されていますが（当方は和田モデルと呼んでいます。）、このコネクター部の信号ラインや電源ラインでポインチングベクトルSが空間を向く形態になっているのです。

当社が提供している、PD適用、SD適用はこういったポインチングベクトルSが空間に向く部位の回路の構成に一工夫を加えることで効果的にポインチングベクトルSのスカラー量を低減させ、即ちEMIを低減させる方法を提供します。その詳細についてはPD適用、SD適用の各セミナーの実践編で説明致します。

この辺で次なるEMC設計上で重要な点をまとめさせていただきますと、

④TEMモードの電磁波は電場Eと磁場Hのベクトル積となるポインチングベクトルSを持つ。

⑤ポインチングベクトルSが空間に向かうことで電磁波（ノイズ）は空間に放射されます。

⑥実際の機器ではケーブルのコネクター部でポインチングベクトルSは空間に向かう形態となっています。

⑦PD適用、SD適用はポインチングベクトルSのスカラー量を低減する回路的手法です。

是非、当社のセミナーを通してEMC設計の理解を深めて頂きたいです。

昨今のEMC対策セミナーで講師の方々は、ノイズは電磁波であるということを説明され、下記のMaxwellの方程式を示されて、電磁波の本質（？）であると説明します。

divD = ρ        　　・・・(1)

divB = 0         　　・・・(2)

rotE = -∂B/∂t       ・・・(3)

rotH = J +∂D/∂t  ・・・(4)

∵B =μH, D =εE

セミナーの受講者で上記式を見せられた多くの人にとっては、何を言いたいのか全く理解できないでしょう。また電磁気学を習った経験がある人にとっても”だから何なの？”、と思うでしょう。

仮にEMC対策を担当されている方々がMaxwellの方程式をおぼえたとしてもそれを利用する場面はあまり無いでしょう。但し、電磁波の知識を深めるという点は期待できます。

ただ、下記の性質をMaxwellの方程式が示していることを理解して頂けると当社のEMC設計を深く理解する上で役立ちますので少し説明をしたいと思います。

その前に、先ず空間を伝搬する電磁波（電波）を考える上では、J =0であって、

rotH = ∂D/∂t　・・・(4*)

となります。当たり前ですが、電流が空間を流れることは無いからです。（回路基板上の配線を流れる電磁波（電流）を扱う際はJ ≠0となり式(4)の右辺を変形していきますが詳細は別の機会に）

また、式(1)についても

divD = 0        ・・・(1*)

とおくことになります。(1)の式でもρ = 0を含んでいると考えることもできますが、ρ = 0とρ ≠ 0には大きな差があります。

先ず、そもそも演算子divは、例えばベクトルAのある空間中でdivAを行うことで、その空間のあらゆる場所で、divAが正なら湧き出しが、divAが負なら吸い込みがあることを示します。これに対しdivA = 0ということは、ベクトルAは空間のあらゆる場所で入ってくるベクトルAと出ていくベクトルAが等しいということになります。

ρ ≠ 0は静的電場（単一電荷が存在する状況で、所謂ESDを扱う条件下等）において成立し、物体が正又は負に帯電した際に張られる電場を示しています。しかし、電圧と電流により電力の入出力を行う、所謂直流・交流といった電気を扱う領域ではρ = 0となります。これは電荷が無いという意味ではなく、電圧と電流に関係する電荷（正負の電場の源泉）が存在して、その周囲の空間に張られる電場（E ）は至る所で入ってくる電場と出ていくいく電場が等しく、その周囲の空間には（真の）電荷が存在しない状態になっているためです。

磁場（H ）に関してはご存知のようにN極から出た全ての磁力線がS極に至る性質があるので、周囲の空間は至る所で（吸い込む磁場）＝（湧き出す磁場）の関係になり(2)の式となります。

よって上記のMaxwellの方程式は電磁波（直流から高周波）においては

divD = 0        　・・・(1*)

divB = 0         　・・・(2)

rotE = -∂B/∂t    ・・・(3)

rotH =∂D/∂t 　・・・(4*)

となります。

ここで気になるのがrotという演算子ですが、rotAは、ベクトルAの方向に対する垂直面内における回転ベクトルを示しますが、ベクトルAとベクトルrotAは垂直の関係だということが重要な点です。よって式(3)、(4*)から電場Eと磁場Hは垂直の関係であるということと、電場Eと磁場Hの一方が減少又は0になると、他方も減少又は0になり、即ち伝搬する電磁波は減少又は0になるということです。しかし、式(3)、(4*)からは時間微分された電束密度Dと磁束密度Bではないかと疑問を持たれる方もいるかもしれません。これは

                       D =D(r)･T_D(t)= εE(r)･T_D(t)

                        B =B(r)･T_B(t)= μH(r)･T_B(t)

とおいても(1*)～(4*)の式を満たすことができ、電場E 、磁場H の一般解ではないものの後述するTEMモード（直線偏波）を扱うことができます。この場合、電場E 、磁場H のベクトル方向は時間の偏微分をしてもベクトル方向が変わることは無いのです。

(1*)～(4*)の式に対して、一方向（y方向）に進む電磁波（高周波のイメージで）の電場E 、磁場H について、ある条件を付けて解を求めると、

                       E＝Ex･exp{2πj(ｙ/λ－f･t) }

                      H＝Hz･exp{2πj(ｙ/λ－f･t) }

                             λ ：電波の波長、f ：電波の周波数

となります。この時のある条件とは、電波の伝搬方向（ｙ方向）に対して電場E 、磁場H がベクトル成分を持たない（Eｙ = 0、Hｙ = 0 ）という条件です。実はこの条件が空間を伝搬する電磁波（基板上の配線を伝搬する場合も含みます）の重要な性質となります。電波工学ではこのような電波の伝搬形態をTEMモード（電波の伝搬方向に対して横方向に電場E 、磁場Hがある）と呼び、電波を扱う上で重要な性質となります。尚、Eｙ = 0、Hｙ = 0ではない電磁波の伝搬モードも当然のことながら存在します。しかしEMCを対象とする場合は殆ど考慮する必要は無いのでこの場での説明は省略します。

今回は取りあえずこの辺で一旦EMC設計上重要な点をまとめさせていただきますと、

①電磁波の電場Eと磁場Hは垂直の関係です。

②電場Eと磁場Hの一方が減少又は0になると伝搬する電磁波も減少又は0になります。

③電波はTEMモード（電波の伝搬方向に対して横方向に電場E 、磁場H ）です。

是非、心に留めておいて下さい。

昨今のDX（デジタルトランスフォーメーション）のトレンドの中、各セットメーカー様の製品設計の現場においても設計プロセス上の課題を解決するために様々な検討がなされ、DX（狭義）となるような設計プロセスの改革（レガシーな考え方からの脱却）を検討されていることと思います。 幾つかの設計プロセスの中には製品のEMC課題もあるかもしれません。課題解決のためのEMC設計に関しては、既にEMC関連ツールのベンダー様より製品設計の電子データの段階（デジタル）でEMC設計を行うためのツールが市販されており、そのツールを導入し製品設計の段階で適用すればデジタルの段階でEMC設計ができる状況ができ、デジタル技術利用はもう実現できている様に見えます。 実際にそうなのでしょうか？少なくとも私が経験してきた製品設計の現場では全くそのような状況ではありませんでした。また、他のセットメーカー様のEMC関係者とお話をさせて頂いた中でも、製品設計の現場でEMC関係ツールの運用が上手く行っているといった話は一つもありませんでした。 展示会やセミナー等ではツールベンダー様やツールベンダー様と大手セットメーカー様の共同でいわゆるカッコよくEMC課題を解決した資料の提示を目にします。こんなに上手く行くのであればセットメーカー様の担当者は是非導入したいと考えるでしょう。しかし、”実際はそう簡単ではない”、という現実をここ10年間見てきたように思います。 また最近、あるメーカー様では20年以上電磁界系の3Dシミュレータを駆使してEMC設計の確立を目指してきものの結局実現できず、新たな試みとしてシミュレータメーカー側の協力を得て新たな電磁界系のシミュレーション技術を構築して新たなEMC設計の確立（デジタル設計革新）を目指す、といったことも聞いたこともありました。設計する製品レベルでの不要輻射（EMI）を新たな3Dシミュレーション（デジタル）で可視化して試作（フィジカル）前に問題を解決しておく、という将に理想の設計プロセスを実現するということです。 しかしながら、製品設計の現場で20年もの間、人とお金と時間をかけて実現できなかったことを、シミュレータメーカー側の協力を得ただけで実現できるものなのでしょうか？むしろ、20年かけて実現できなかったということは、やはり”そのやり方はよろしくない”という結論を示しているようにも思えます。 ここ10年、20年のEMC課題への取り組みは製品レベルや回路基板レベルへの3D-Simの検討・解析が中心でした。このレベルでのEMI等の検討は既にかなり複雑な構成になっており、そう簡単には解析できないことを多くの技術者が経験してきたものと思われます。私も過去約10年そのような解析をやってきましたが、やはりEMC設計の確立につなげることはできませんでした。やはり、3D-SimによるEMC設計は誰もが思いつくレガシーな考え方なのです。 また、製品設計のプロセスの進め方としても、仮に事前のSimの段階でEMIのリスク（可能性）に気づいたとしても設計プロセスの後戻りをしてまでの修正を施すかどうかの判断は難しく、製品設計を計画通り進めることが優先され、修正しないまま設計プロセスを進めるといった判断になるでしょう。 そこで考えられるのが、製品レベルや回路基板レベルといった完成に近いレベルでの検討ではなく、製品を構成する各要素のレベルで検討する方法です。EMC設計に当てはめるなら回路図レベルや部材（電子部品、ケーブル等、基板上の伝送路等）レベルから検討して製品レベルのEMIのリスクを低減させていく方法です。 この考え方は、昨今の自動車メーカーの開発プロセスとしてよく紹介されているV字設計とMBD (Model Based Development)による方法を適用したものです。製品開発において3D等の大規模な開発システム（ツール）を適用するのではなく、開発製品における開発すべき項目を、例えば構成→モジュール→デバイスのような各レベルで分解して各項目のレベルにおいて、1D-CAE（1次元的 : Computer-Aided Engineering）等を適用してモデルとして検討して、上位のモデルを実現できる下位のモデルを検討する方法であり、電子データで検証する段階をデジタル、試作による検証する段階をフィジカルと呼び、デジタルとフィジカルの結果を比較検討することにより、製品開発の高精度化・高品質化・低コスト化・スピードアップを実現するものです。 EMC設計においても、製品レベルや回路基板レベルでの3D-Simのレガシー的な適用ではなくモジュール・デバイスといったレベル、特に回路図設計段階から適用させていくべきです。Simのモデリングのためのデータインプット(Digitization)が容易で、Sim検討も関係技術者なら誰でも短時間にでき、且つ結果の共有(Digitalization)も可能で、MBDにおける上位のモデル構築にデータの紐づけとして利用することができます。例えば、回路図設計のレベルでノイズのエネルギーの低減化を検討しておけば、より上位のレベルのモデルにおいてもそのノイズのエネルギーが増大することは無いと言えます。 当社のEMC設計のアプローチは将にMBDであり、それを実現する方法としてPD、SD、WDを提案しております。上記の1D-CAEはSPICE系Simに当たります。この方法によれば、回路設計者であれば誰でもオペレーションが可能で、設計すべき事柄が明確です。また、費用的にも3Dの電磁界系Simツールに比べれば低く抑えられると共に、ライセンスの本数としても複数用意し易いです。更に、EMI低減効果は確実に出ます。（その状況は電磁界Sim等で確認することが可能）

関連ページ　EMC設計 MBDでDX! 技術＆学術

難点としては、今までの設計プロセスの進め方に比べると多少の変更が加わることです。そもそも新しい考え方を現場の担当者に受け入れてもらうのは難しいものです。例えば、今まで回路Sim (SPICE)をやったことがない回路設計者には辛いことかもしれません。しかしSimが使えるようになることは他の開発・設計のシーンでも活用できる、といった自身のスキルアップのモチベーションをもって取り組んで頂けたら、と思っています。 それでも、MBDの考え方でのEMC設計の取り組みは、その導入時においてデジタル段階での時間的なロスが生じてしまうかもしれません。しかし試作（フィジカル）段階に至って、効果のあるEMIの低減を実現できます。 当社のEMC設計は、レガシーからの脱却なのです。

EMCの業界誌の文献やハウツー本を読んでいると、ノイズの原因としてのノイズ電流の流れ方をよく説明しています。シナリオとしては回路基板上の配線パターンにノイズ（高周波）電流が流れることにより、その電流の周囲に高周波磁場を作り、これが不要輻射の原因になるというイメージを付加したモデルで説明しています。そのモデルに関してはここでは触れませんが、配線パターンを流れる電流についてここで触れてみたいと思います。

前述の文献やハウツー本の中では電流について、正の電荷の移動としたり、負の電荷の移動として、その負の電荷は電子であると解説したりして、電気回路の入門者や物理学から電気回路を始めた人々を翻弄させます。中学生位に”電流は電池の正極から負極に流れる”と習い、高校の物理や化学を習うと、”電気は電子の移動”となり、電流は”正→負”なのか、”負→正”なのかチンプンカンプンの状態で電子機器の設計に関わっている方々も多いのではないかと思います。教科書を書かれるレベルの諸先生の中にも、物理学が十分に完成されていない状況下で電気の極性を決めてしまいその結果、電気伝導を担う電子の極性を負にせざるを得なかった、等と説明される方もおられます。確かにそういった側面もあるのかもしれません。

しかし、私の見方としては電子の極性はむしろ正しく、何の矛盾もなく電気回路－電磁気学－物理－量子力学－化学の各学術領域を関係づけていると考えています。そもそも各学術領域では、自然科学的な現象を説明するためにそれぞれの法則等に基づいたモデル（→方程式が立ち計算できる）で説明されます。例えば電気回路では電流を単位時間当たりの電荷量の流れと規定するので、電子をわざわざ持ち出す意味は無いのです。（コンデンサの帯電で正側の電極に＋Q、負側の電極に－Qが帯電するので帯電電荷量は+2Qでは？と悩んだことはありませんか？これは電磁気学の考え方なのです。）

では電磁気学ではどうか？電磁気学でも電子を扱う必然性がありません。そもそも電磁気学で最初に習うのは電荷（クーロンの法則等）です。また電気回路に最も近い領域を扱う分野は”定常状態”という条件下での振る舞いです。そこでは電流の扱いもあり、divD = 0の条件下（詳細については別の場で説明します。）となり、簡単に説明すると、電源から負荷に向かう一対の配線に正の電荷と負の電荷（電荷の絶対量は等しい）が対になって移動していきます。正の電荷が負荷側に移動するのはイメージし易いと思いますが、同時に負の電荷が負荷側に移動している状況は多少イメージし辛いかもしれません。これについては、当社の”EMC設計 背景説明“で詳しく説明します。（この点が電磁気学ではコモンモード電流が存在しない理由になります。）

物理学（特に物性物理）の領域に至って電荷での説明では困難を生じるので電子（ドナーと呼ぶ場合もあります）を用いるようになります。これと対になるのが正の電荷を示す正孔（アクセプターと呼ぶ場合もあります）ですが、これは電子のような粒子ではなく電子が抜けたアナなのですが電子と同様な粒子性と波動性（量子力学的）を示し、これらは化学で言うところの電気伝導に関係するイオンや不対電子となります。これらにより物理と化学では電気の説明について矛盾なく結びつきます。

では電気回路との関係はどうでしょうか？単純な例として電池（直流）で作った回路で説明します。電池の負極から電池内部の化学反応により回路側に向かって電子が流れ出します。これと同時に電池内部の化学反応で流失した電子を補うために、電池の正極は回路側から電子の取り込みを行います。この状況をよくイメージしてください。電子（負の電荷）を電池の正極から取り込む（流出の逆）ということは結局、正の電荷を回路側に送り出しているのと等価であることに気づくでしょう。即ち、電気回路の領域では電源の正極から回路に向かって電流（正の電荷）が流れると考えることに何の問題もないことがわかるでしょう。

現象を説明するモデルがどういった学術領域からのものかを意識すると、変な横槍に対抗することができます。EMCの現象を説明するモデルについても同様です。電気回路の立場からか、電磁気学の立場からか、よく考えておきましょう。

関連ページ

25.これがグラウンド（GND）を流れるリターン電流！

通常EMC技術者は放射ノイズ（EMI）対策に関して、その3要素、”①ノイズ源”、”②伝送路”、”③アンテナ”を挙げるでしょう。故に、EMI対策の基本は”①ノイズ源のパワーを抑える”、”ノイズを②伝送路で遮断する”、” ③アンテナとなる筐体（フレーム）・ケーブルの形状をノイズ放射し難い形態にする”、といったことを検討します。しかし、①につては、IC内部の半導体のスイッチング特性（スルーレート）等によるものなので、セットメーカーの設計者としては調整の余地はありません。特に最新のICは半導体の微細化によってスルーレートが上昇し、動作クロックに関係なく不要輻射となるノイズのパワーは上昇しています。また③については設計する製品の外観・コンセプトにも関わる事になるので、EMI対策のためにフレーム（筐体）を変更するなどということは極めて難しいと思われます。そもそものEMI対策を考慮した製品のフレーム形状などというような設計要素を提案すること自体が困難です。

そこで、通常は②に注目してEMI対策するということになります。最もよく使われるのがEMC対策部品を伝送路上に付加するということになります。しかし、上手く行く場合もあれば、そうは行かない場合もあります。現場でEMI対策するEMC技術者は何とか担当する機器を次工程の設計・評価に送り出すためにあの手この手の調整を②に対して行い、何とかEMI対策を完遂していきます。本当に感心します。

ただ、こういったEMC技術者に対してもう少しノイズについて理解しておいて頂きたいことがあります。ごく当たり前のことなのですが、ノイズも電磁波であるということです。即ち、ノイズは空間を伝播する電波（電磁波）であると共に、回路基板上の配線においても電磁波であるということです。ノイズが電磁波であるということは、電磁気学的な振る舞いをするということと、電磁波であるので伝搬モードを持ち、波動性を持っているということです。これらを理解するためには、やはり専門的な知識の習得が必要となります。（専門的な知識よりも実践方法を熟知し、結果を出せればよいという考え方もあると思います。結果として課題が解決していれば問題はないのですから。）

前述の③アンテナについても電磁波の出入り口の中心となる給電点（Feed Point）の考え方が重要です。アンテナと言っても電波の送受信の機能を果たす装置としてのアンテナに比べて、ノイズを放射するアンテナ（機器のフレームやケーブルを素子（Element）とする）の電磁波放射性能は極めて低いのです。実はこの低さが機器のフレームやケーブルを多少変更してもEMI対策として効果が上がらない理由にもなっています。そのためアンテナの形状（素子）に目を向けるよりも給電点に注目することが重要になる訳です。

また、電磁波を検討していく上で近傍界と遠方界という放射源と受信点との間の距離における変化点があります。詳細については別の機会で説明しますが、EMIとして測定されるのは遠方界の電磁波であり、評価機器から距離3m或いは10mでの電界強度（dBμV/m）として評価されます。EMI対策に際して近傍界プローブによるスキャン解析を使うEMC技術者は特に近傍界と遠方界の違いをよく理解しておく必要があります。時としてそのような近傍界解析に費やす時間が無駄になる場合が出てくるためです。

ノイズは電磁波であることを理解して頂くことで、ノイズが如何に機器から放射されるかというメカニズムも理解できるようになります。これらの詳細については当社の”EMC設計・背景説明”の中でご説明致します。また、伝送路においてどのような対策をすればよいかを提案しているのが当社の”PD適用”や”SD適用”です。是非、ご検討頂きたいと思っております。

因みに、回路基板上の配線に関してEMC関連の文献やハウツー本で、配線長が長くなることによる配線のループアンテナ化に関する記載がよく見られます。確かに配線パターンの見た目からループコイルで磁界を放出するイメージを持っているのかもしれません。もし仮に、高周波帯（UHF帯以上）で使われるループ形状のアンテナ（ループ八木アンテナ）をイメージしているとしたら、そのループは磁界を検出する機能ではなく、電界を検出する機能としてのループ形状です。実際のループ八木アンテナは全エレメント（素子）を電波渡来方向に向けて、各ループの開口面を電波の電界と磁界の方向に対して平行の関係にしているので、磁界検出では無く、電界検出のエレメントとして機能します。

また、1ターンのループコイルをイメージしているとするなら、コイルの開口面を通過する磁界を検出するプローブと解釈することは可能です。しかし、プローブはアンテナと異なり、遠方界の電磁波を放出することはできません。これはコンデンサやコイルがアンテナにならないのと同じです。アンテナをよく理解されている方は、送信・受信は等価であるということをご存知でしょう。しかし、これはあくまでアンテナにおいて成り立ち、プローブでは成り立ちません。これらの詳細につきましては次の機会に解説したいと思います。

述べておきたいことは、回路基板に対する近傍界解析×ループ形状の配線→ノイズ放射、というようなイメージの結論からはEMI課題を解決できないどころか、大変な迷走の道に向かう危険性があるということです。

※関連ページ

ループ状配線 ➡ノイズのアンテナは考えすぎ

19. グランドループ➡ノイズ放射・・・過剰な妄想かも！

21. 機器・装置間の接続ケーブル・・・シールド線（GND）は両端接続が基本！

EMC設計を解説する際、GND（グランド）は非常に重要なワードです。かつて私が見てきた現場のEMC担当者には、EMC評価にかけた機器の不要輻射（EMI）対策を行っている時などに、放射するノイズを何とか機器のGNDに落とし込むイメージを持って取り組んでいる担当者もいました。しかし、そのようなイメージに沿った方策で十分な効果が得られず、より効果の上がるノイズ対策の捻り出しに苦労する担当者もいました。

彼らは” GNDにノイズが流れ込んでいる”とか、”GNDパターン（電極）が揺れている”とか、あたかもノイズは流体のように流れ、GND電極の中へ流れ込ませるたり、流れ込んだノイズがGNDパターンの中で暴れたりする（共振のようなものか？）イメージを持っていたのでしょう。それ故か、GNDパターン内（電気回路的に電位差が無い領域）にコンデンサやビーズが入れられている回路的に奇異なEMI（？）対策した例を目にすることがありました。何とかEMI対策したいという思いから捻り出した方法だったのかもしれません。それでも彼らは何とか問題の解決策を見出して設計中の機器を次の設計段階へ送り出して行く姿は本当に凄いと思いました。

ただ、私としてはそんなEMC担当者にもっと役に立つGNDに対する情報や考え方を持てていれば、という思いがあります。

EMC担当者が機器のEMIの原因を考える上で当てはめるモデルは回路モデル（当社の一連の技術解説の中の”6. “で説明）です。この回路モデルにおいてGNDは大きさ・長さの概念は無く、且つ電位は0Vで、回路モデル内のノード（配線）でGND接続するノードは全て0Vになります。しかし、実際の機器のGNDは大きさ・長さを持っており、EMC担当者は実際の機器の状況と回路モデルの差を埋めるための調整・修正が必要と考えます。EMIの対策として”GND強化”と称してGNDパターンを大きく・太くするといった調整は代表的なものでしょう。

これは業界の文献やハウツー本等での、GNDによるEMI対策の説明の影響が大きいと思います。その説明では、先ず神様的な絶対0V となるシステムグランドを想定して、その絶対0Vが劣化（？）してしまうフレームグランド、更に0Vが劣化（？）してしまうシグナルグランド、等とGNDを分類します。実際の機器はその形状に伴うフレームのサイズや、機器のパワーケーブルの長さ、更に機器の回路基板におけるGND電極パターンの形状等、GNDと導通関係にある金属物はそれぞれがインダクタンス成分を持つので、ノイズとなる高周波電流がそれら金属物を流れるとそれら個々のインダクタンス成分により電圧を生じ、それがノイズ電圧となって放射されるとしています。（どういったメカニズムでノイズ放射するかは不明です。）そのため、回路基板の設計においては特に”配線パターンはできるだけ短くする”ということがよく言われます。配線パターンはノイズ電流の伝送路としても機能するので配線パターンのインダクタンス成分を低減させる、という考え方でしょうか。しかし、全ての配線パターンにそんなことができるわけはなく、いわゆる努力目標でしかありません。

また、EMIの要因とされる”グランドバウンス”というEMC関係者がよく使うワードがあります。これは回路基板内のGND電極上で生じる電圧変化であって、ICの動作時の急激な電流変化により生じるとされ、この時生じる電圧変化がEMIに繋がると考えられています。（これもどういったメカニズムでノイズ放射するかは不明です。）この電圧変化はどこの電位に対する変化なのでしょうか？　今までの記述の中なら絶対0Vのシステムグランドの電位に対するものと考えるべきでしょうか？

このようなGND絶対主義的な回路モデルを使った機器EMIの考え方に、私は違和感があります。

電磁界解析ツールで機器のフレームや基板に流れる電流を観察していくと気づくのですが、マクスウェル方程式に基づくモデルでは、GNDという概念は無いように思われます。即ちGND側の電極は単に活線となる電極の対向極でしかない、ということです。確かに、電磁界解析ツールにおけるSimモデルの境界条件として、モデル空間の周囲を0Vとすることはあっても、機器のモデルに配置する信号源の一方を接地する必要はありません。また、モデル空間の周囲を0Vにするとしても、電磁界解析する対象物のモデルに生じる電磁界に影響を与えるものではなく、またその影響が小さくなるように解析するモデルの領域の大きさを調整します。

このような電磁界解析の結果では、回路モデルで説明される前述のグランドバウンスを観測することはありません。これは信号の伝送路を構成する活線とGNDにおいて、電流が活線とGNDに対の形で流れ（但し、電流の向きが互いに逆方向）、活線とGNDそれぞれのインダクタンス成分により発生する電圧が互いにキャンセルされるためです。そのため、信号源の矩形波信号は略その電圧を維持して負荷に到達します。また、配線長にも依存しません。従って、グランドバウンスとは何か、単に回路モデルによる説明の産物なのか、少なくともEMIの原因として重要視すべきものではないでしょう。

そもそも、不要輻射は電磁波であるので、高周波ノイズの電磁場の状態によってその放射状況を考察すべきです。GND強化として、”GNDパターンを大きく・太くする”というのは高周波ノイズの電磁場の状態を変化させるための操作・調整とも考えられます。こういった考え方の詳細につきましては当社の” EMC設計　背景説明”のセミナーで説明いたします。是非とも聴講して頂きたいです。

回路図モデルによるEMIの説明にはいくつかの不都合な点があります。その最大の課題は空間を伝搬する電波についての概念がないことです。そのため、どうしても解説者にとって都合のよいイメージが入ります。コモンモードもそういった類ではないかと考えております。これについてはまた場所を改めて解説したいと思っています。

実際のEMIを考える上ではやはりマクスウェル方程式に基づくモデルの考え方の方が回路モデルによる考え方より現実に近く、EMC関係者それぞれがイメージする余地を小さくして共通の考え方を持てるのではないか、と考えています。それは即ち、EMC関係者間のミスコミュニケーションを少なくし、EMC課題の早期解決に役立つものと考えています。

回路シミュレータを使って回路の計算を行う際、IC等の回路部品やLCR等の回路素子を回路シミュレータが読み込める形式にしたものをモデルと呼んでいます。一般的にはファイル形式で部品ベンダーから提供され、我々はそれを回路シミュレーションに利用しています。このモデルという言葉はとても便利なもので、自然科学・社会科学における様々な現象を説明する上でも使われています。ある学術の分野において特定のモデルが完成すれば、その分野の現象・事象の説明に適用でき、また時間軸の特性を持っていれば、過去の現象の解析や将来の予測（シミュレーション）ができる、ということになる訳です。

但し、こういったモデルが幾つか存在していても、各モデル同士が上手く連携できるかどうかはケースバイケースでしょう。当社が扱うEMC設計における不要輻射（EMI）では、それを説明する学術分野として、電気回路学や電磁気学を用いることになります。しかし、この２つの学術分野の各モデルの今までの使い方は、実際のEMC設計にはあまり役立たない、ということをご存知でしょうか？

EMIについて多くの方々が説明に用いているのは電気回路学による電気回路モデル、即ち信号源（モデル）・伝送路（モデル）・負荷（モデル）です。基本的にキルヒホッフの法則に沿った回路モデルであり、計算しようと思えば各ノードの電圧・電流を解くことができるものです。しかし、EMC関係の方々の回路図モデルでのEMIの説明は、殆どがそれぞれの方々のEMIに対するイメージを回路図モデルに付けて解説されるだけなので、概念的なものでしかなく、当然のことながらEMC設計には程遠いものです。そもそも、キルヒホッフの法則には電磁波放射に関する概念は無いので、回路モデルから計算によって放射電磁波の電力を見積もることはできないのです。ノイズ放射のメカニズムについて解説者のイメージで説明されている記事をよく目にします。

ハウツー本等では、ディファレンシャルモード放射、コモンモード放射の式が紹介されており、ノイズの周波数や配線に関わる寸法から放電磁界強度を計算する方法が紹介されています。しかし、特に重要視されるコモンモード放射に関してコモンモードの電流の値を如何にして求めるか、が既に大きな課題です。それらの式はそれぞれのモードの電流によるノイズ放射の傾向を説明するものであって、EMC設計としては使えるものではないと思われます。結局、設計者にコモンモード電流を起こしてはいけないという意識づけをするためのものでしょう。

一方、先のEMIを電磁気学で説明、更には放射電磁波の強度も計算するといった方もいるでしょう。方法としては電磁界解析ツールを使ったシミュレーションで、そのモデルとして信号源、回路基板上の伝送路のCADモデルに回路負荷を付加し、更に、対象機器の金属フレーム等のCADモデルと共に、機器周囲の空間を含めてSimモデルを作成して、そのSimモデルの領域にマックスウェルの方程式を適用してSimモデルの領域の高周波電磁場を解きます。これにより、ノイズ放射レベルとなる遠方界の電界強度を計算することができます。また、回路基板上の伝送路や機器の金属フレーム上の表面電流の状況（近傍界）を観察することもできます。

しかし、得られたこれらの計算結果から、何がEMIにおける主たる原因であったかを電磁界解析ツールは示してくれません。よって、シミュレーションを行った担当者がイメージを膨らましてその原因を説明することになります。また、どうすればEMIが改善するかについても担当者が考えます。EMIの原因解明及び改善については元のSimモデルの調整等を独自に行って、原因解明・改善の確度を高めることができますが、Simモデルの編集とその計算に長時間を要します。そのため、電磁界解析ツール利用は機器の設計段階での進捗度合に合わせるのが難しく、EMC設計向けに利用するのは不向きと言えます。そもそも実施したシミュレーション結果（即ち、Simモデル）が正しいのかどうかも問題なのです。なぜなら作ったSimモデルが適切であったかどうかの検証は実測結果との比較により行うものだからです。

私が扱った電磁界解析ツールの計算結果は、実際の機器のEMI試験（3m／10m離れた場所の電界強度）の結果にピッタリ合わせることはできませんでした。実際に動作している機器でのノイズ源の状況を電磁界解析ツール上でシミュレートできなかったからではないかと思います。しかし、ノイズ対策を施した際のビフォーアフターの比較において、その変化傾向をシミュレートすることはできておりました。

また、電磁界解析ツールの計算結果において回路モデルで触れたようなコモンモードの電流を確認することはありませんでした。これはマックスウェル方程式から電流は必ず異なる２つの極性の電極によって流れていくことが導かれる（詳細は当社“EMC設計　背景説明”で解説）ためで、１本の電極で電流が自由に流れることはできないのです。また、回路モデルの説明では２つの極性の電極の一方の電極（いわゆる活線）に行きの電流が流れ、他方の電極（いわゆるGND）に帰りの電流としてリターン電流が流れることになり、特にリターン電流をあたかも独立したもののような扱いでいろいろ解説がされています。しかし、電磁界解析ツールの計算結果では、上記でいうところの行きの電流とリターンの電流は揃った形態で伝搬します。“行って帰る”の関係ではないのです。但し、リターン側は行き側に対して位相が180度ずれている関係（詳細は当社“EMC設計　背景説明”で解説）になります。

従来のEMIの解説では、“コモンモード電流”、“リターン電流”は重要なキーワードとして回路モデルの中で使われてきました。“なぜ機器からノイズが放射されるか”をEMC入門レベルの方々に紹介するには便利だったのかもしれません。実際の現場のEMC担当者もEMIの課題が出てきた時に、それは“コモンモード電流が流れるためだ”とか、“リターン電流の設計がいけない”とかを見出すと課題が半分解決した気になっているようでした。ですが、実は何の解決にもなっていないのです。どう対策するかの具体策が自動的に出てくる訳ではないからです。

当社が紹介する”PD適用”、”SD適用”は計算（シミュレーション）によって放射ノイズレベルの傾向を把握することができます。コモンモード電流、リターン電流といった概念や言葉はありません。機器・装置の回路図設計段階でのEMC設計に是非、ご検討ください。

関連ページ

　　9. ノイズ電流の流れ方。その前に前提のモデルを考えて。

　　24. フレームグラウンドにノイズ電流ッ！、、、普通に流れます。

　　25.これがグラウンド（GND）を流れるリターン電流！

WDは回路設計者・回路基板設計者・EMC技術者に是非ご説明したい、機器・装置の設計において回路図設計段階から回路基板（配線基板・プリント基板）のCAD設計段階へ進める際に行うべきEMC設計です。特に、回路基板のCAD設計を外注委託されている機器・装置のメーカー様には是非ご検討して頂きたい設計です。WDとはWiring Board Design for EMCの略称です。

セットメーカー様においては、機器・装置の設計レビュー等の検討会を経て回路図を正式承認して、回路基板（配線基板・プリント基板）のCAD設計段階へ進める許可を得る、といった関門を設計部門の中に設けて機器・装置の設計→試作→量産の各ステージを進めていると思います。そして、回路基板のCAD設計段階へ進んだ後、そのCADデータがあがってくると、関係者で目視検図、あるいはメーカー様によってはEMCチェックツール（チェッカー）等を使ってデザインルールチェックをされていることでしょう。その時、もしEMC的に問題（かもしれない）箇所が見つかった場合、容易な修正であれば、その修正を実施するでしょう。しかし、多少大きな変更を伴うパターンの修正については、多分その修正を実施しないでしょう。何故なら、修正のための時間のロスと費用（工数）のロス（外注設計ならなおさら）が生じ、且つ再検図の時間もかかりますから、機器・装置の設計→試作→量産のスケジュール管理者としてはその遅れを回避し、先に進めることを優先するでしょう。

どこのセットメーカーでも同様ではないかと思うのですが、設計のスケジュールには後戻りのような予備的な時間は初めから設けてはいないでしょう。そのため、設計のスケジュールを守るために設計上多少問題があったとしても”その問題を解決しながら”、を条件に次なる段階へ進めるのでしょう。基本的に工程に後戻りはない、させない、という意気込みで設計の現場の方々は仕事に取り組まれていると思います。

こういった仕事の進め方の下で、先ほどの回路基板CADの検図の話に戻ると、目視による方法は、個人差×検図対象箇所の曖昧さ×重要度評価差、等があるために、十分に意味のある検図ができるか、不安定要素だらけです。これに対し、EMCルールチェッカーの適用は自動化と共にチェック対象の明確化が期待されます。しかし、このチェッカーは回路基板CADの回路自体を理解することは無いので、チェック対象の配線につけられている配線名から信号ライン、電源ラインを判別してEMC設計としてそれぞれに相応しいデザインルールと比較します。そして回路基板CADのチェック対象のデザインに対して、EMCリスクを判定してくれます。そのため、回路図の配線全てに名前がついている必要があります。これが結構面倒で、時間が掛かります。

また、チェッカーは各ラインのデザインに対してEMCリスクを判定してくれますが、重み付け的な判定なので、ユーザー側がチェッカーのリスク判定（重度・中程度・軽度等）に対してどう対応するかを判断しなければなりません。更にチェッカーは、ユーザーが設定するルールチェックの項目数にもよりますが、非常に多くのチェック箇所を指摘してくれます。回路基板の大きさによっては1000箇所以上にもなります。チェッカーベンダーの考え方としてはできるだけ多くのリスク情報をユーザー側に提供したいのでしょう。ユーザーにとってそのチェック箇所を確認するだけでも結構大変な場合もあります。そういったチェック箇所に対して、中度・軽度だからといって簡単に無視してよいのか、重要と判定されても大きなパターン修正を伴う場合、設計スケジュールを遅らせてまでも修正を行うべきか、実際の設計現場では非常に難しい判断をしなければなりません。

例えば、回路基板設計におけるEMC設計の有名なルールとして信号ラインの”GND跨ぎ禁止”、”電源跨ぎ禁止”があります。このルールを守れないとEMCルールチェッカーでは”跨ぎ”を生じている箇所を指示してEMCリスク”高”を警告します。しかし、4層基板などでは、通常2層目をGND層、3層目を電源層とするので、4層目の長い信号ラインは必ず”GND跨ぎ”や”電源跨ぎ”が生じます。もし、このルールを回避出来なければ、4層基板を試作してはいけないのでしょうか？

実は、信号ラインの”GND跨ぎ”や”電源跨ぎ”があってもEMC設計としてリスク回避可能なパターニング方法があります。かつて私が依頼した回路基板CADの設計者は、それに気付いていたのかどうかはわかりませんが、そのパターニングを回路基板に実施しており、その回路基板ではEMIの問題は起こりませんでした。たまにEMC関係の方で、そういった跨ぎの箇所でコンデンサを追加してGNDや電源パターンを交流短絡する方法を紹介したりしていますが、そんなことをする必要は全くありません。詳細については当社のWD提案の中でのセミナーで解説いたします。

セミナーでは、個々の回路基板のCAD作成時にEMC設計（デザインルール）を個々の回路基板ごとに回路設計者やEMC担当者が回路基板設計者にCADを依頼する時に作業指示書（リスト）を作成することを提案します。その作業指示書があれば、CAD作成上で実施すべきEMC設計が回路基板設計者にとって明確になり、また出来上がったCADの検図を行う際に回路設計者やEMC担当者にとって検図のチェック箇所の対象が明確になります。（尚昨今では、回路図と基板デザインとの回路の対応（LVS）や基板デザインの製造に関わるデザインルールチェック（DRC）は、CADシステム側から自動でチェックしているので検図の対象では無いでしょう。）また、そういった回路基板のCAD作成・検図に関する作業指示書が残されていれば、後工程で実機のEMC試験時問題が生じた際、現場のEMC担当者にとって問題解決のためにその作業指示書が大いに役立つでしょう。

EMCチェックツールを導入したものの、結局設計の現場で使われなくなる状況をいくつか目にしてきて、本当に役立つ回路基板でのEMC設計とは何か、を私は模索してきました。現在、回路基板（配線基板・プリント基板）でのEMC設計をいかに実践していくかをご検討中の方々に、是非当社のWDをご提案したいと考えております。

※関連ページ

16. GND-Via　その配置間隔にルールは無い

ループ状配線 ➡ノイズのアンテナは考えすぎ

EMC設計はGND強化！ って～なんの強化なの？

“GNDが揺れている”、って何ッ？

”WDに関する技術資料 Part-I＜進め方＞ Part-II＜A/W設計ルール＞”

ESD²は、可動部を有する機器・装置のメカ設計者・エレキ設計者に是非ご説明したい、機器・装置の設計段階でできる（やるべき）EMC設計です。また、稼働中の機器・装置が時折原因不明の不具合を起こしている際に、原因として静電気（静電気放電）が疑われる時に、それを確認する方法として必要な知識と対策の仕方を提供します。

ESD²とはESD Designの略称です。ESD (Electro-Static Discharge)は静電気放電を意味しますが、一般的に静電気と言うだけで、電荷による帯電からいわゆるスパーク（火花）を伴う放電も含んでしまうので、ここでの言葉の使い方として、静電気放電で、火花を伴う状況を火花放電と呼び、一般的に呼称されるESDとします。（火花放電＝ESD）火花を伴わない放電（例えば除電等）も存在しますがここではそういった放電はESDの範疇の外とします。また、上述の不具合がもし静電気である場合は、火花放電（ESD）が原因となります。しかしながら、ESDを疑ったとしてもその性質や静電気に関わる知識がなければ、どういう原因解析するか、更にどういった対策をするのか、といったことを決めることができません。

私の経験ですが、こういった不具合が機器・装置に発生した際、大概エレキ側の問題にされ、エレキ側が原因解析を担当することになります。静電気の現象は大抵の人にとって生活の中で身近に経験する現象なので、それぞれの人が好き勝手に静電気の現象メカニズムをイメージします。このことが静電気説で問題解決を進めようとする上で大きな障害になっていきます。原理原則に基づかない自分勝手な仮説（というより単なるイメージ）なので、原因に行きつくことができず、悪いことにその仮説に固執し新たな展開をしようとするので、不具合解析は全く進まず、時間ばかりが過ぎ、あっという間に1年、2年が過ぎ、担当者が代わってまた同じようなことを繰り返す、それでも不具合解析ができていない、という状況をいくつも見てきました。担当者は一度仮説立てると大抵他の意見に耳を傾けようとはしないものです。

そこでのそういった担当者に何とかESD²の考え方を取り入れてもらって、不具合解析に当たってもらうと、1年近く解決できなかった不具合を半日の内に原因解析ができ、即ち、ESDが生じていることを観測でき、その日の内にその対策も立てることができた、ということもありました。

こういった不具合の原因は、実は殆どが機器・装置のメカ設計に起因する問題でした。ですので、ESD²ではメカ設計をどうすべきかを提案しています。それ程複雑なものではありませんが、設計ルール的な考え方で、設計段階でチェックしておくことが重要なのです。

ESDは電磁気学的背景と放電学的現象として火花放電の形で我々の前に現れます。そのことを是非メカ設計者やエレキ設計者に理解して頂きたいです。馴染みが無いかもしれませんが少なくともパッシェンの法則の理解は最低限必要です。

また、ESDを語る時、”電荷”で説明される方がいますが、原理原則に従って解説しているうちは問題ありません。しかし、この”電荷”について、”電荷は〇〇したがっている”とか、どこからか湧いてきて帯電、またどこかに消えて行って放電、するかのような仮説とか、”電荷”は”電子”であるとして絶縁体表面を電子が移動するとか、除電ブラシが絶縁体上の電子を掃き取っている、等と思い込んでいる方もいたりして。こういった方々には当社のESD²は先入観の解きほぐしになると思います。

関連ページ・・・こちらもご覧ください。

ESD対策、スキャナツールの解析は有効？

”ESD対策の新たなる進展はあるのか？”

”ESD及び静電気による機器・装置の不具合解析に当社のESD²”

ESDスキャナで観測。でもやっぱり対策はいつものGND強化？

”4. ESD及び静電気による機器・装置の不具合解析に当社のESD²”

“ESD試験（IEC61000-4-2）対策に関する技術資料”

ESDシミュレーションに新たなソルバー登場！

サージ関連試験での不具合対策は試験パルス印加による2次放電発生も勘案して

機器・装置／ロボットにトラブル発生！不具合解析に行き詰まったら．．．

空気の乾燥はESD（静電気）対策の大敵？

SD適用は当社が機器・装置の回路設計者に是非提案したい、回路図検討段階でできる（やるべき）EMC設計です。

SDとはSI Design for EMIの略称です。SI (Signal Integrity)は基本的に回路基板上に実装されるIC間で回路基板上の信号ラインを介して送受信する信号の波形品質を評価する方法であり、回路基板上の信号ラインのSimモデルと、それぞれのICの送受信バッファーのSimモデルを使って、IC間の送受信端側での波形を評価するSimモデルを作成して、ICの動作と実装した回路基板上の課題の有無を確認します。

シミュレータとしてはSPICE系の回路シミュレータで、信号ラインのSimモデルはSPICEモデルあるいはSパラメータ（シミュレータによる）を使います。また、ICの送受信のバッファーはIBISモデル（ICベンダー提供）を用います。特に送信側については、トランジスタモデルであるHSPICEが利用できる場合（シミュレータによる）もあります。受信側のバッファーモデルはICベンダーより提供されない場合があり、ゲート容量として数pFのコンデンサで代用します。ICベンダー提供のIBISモデルは通常特に説明もなく渡される場合があるので、Editor等でファイル中を確認した方がよいでしょう。尚、HSPICEの場合は通常はICベンダーがマニュアルをつけてくれるはずなのでそれを参考にしてSimモデルに組み込みます。

同一基板上の各ICの送受信端側での波形を評価するSimモデルでは、いわゆるダンピング抵抗を信号ラインに挿入させ、ダンピング抵抗の抵抗値を調整して信号波形におけるリンギングを低減させると共に、信号波形のsetup/ hold time等を評価します。

しかし、このSI評価ではEMIの評価としては十分ではありません。一般的なSim結果の評価として、信号波形にリンギングがあるとそれが不要輻射（EMI）の原因になる、とよく言われます。”なんで？”と、疑問に思ったことは無いでしょうか？
また、メイン基板側に信号送信側のICがあって、信号がメイン基板からハーネス（FFC等）を介してサブ基板にある受信側のICに送られている構成では如何でしょうか？　この時波形におけるリンギングは非常に大きくなり、条件によっては受信側ICの入力端のゲート電圧の制限を超えるリンギングが発生します。実はこの構成は、EMI（ノイズ放射）のリスクをかなり高くします。

この構成のEMI（ノイズ放射）については和田教授（京都大学）のいくつかの論文で紹介されています。（和田モデル　論文では電源ラインの例で説明しているが信号ラインにも適用できる。　当社の“EMC設計　背景説明”のセミナーでそのメカニズムを説明します。）

このようなSI評価をEMI評価に展開させ、更にEMI対策する方法を提供するのが当社のSD適用です。ソフトウェアベンダー供給の有名SIツールではそういった評価事例・対策設計等はありません。しかしながら実際の機器・装置等での信号ラインによるEMI課題はこのような構成の時に顕著になるのですから、EMI課題の検討（EMC設計）を回路図設計段階で検討しておく必要があるのです。実機評価の際にむやみにビーズ素子やコンデンサを信号ラインに追加装着する手間を削減できます。

また、巷のハウツー本等では、波形におけるリンギングはICの出力バッファー、信号ライン及び負荷のそれぞれのインピーダンス間での不整合によって生じると述べています。確かに、アナログ高周波の回路設計の基本中の基本の考え方で、誤りではないですが、CMOSデジタルの回路にはそぐわない考え方です。

各ICの信号をシングルエンドの信号でやり取りする場合について説明します。信号の出力段を考えた場合、アナログ高周波は連続波（Continuous Wave）を扱うので信号の出力段は常に動作状態になります。これに対し、CMOSデジタルの矩形波ではVL（低電位）とVH（高電位）に遷移する時のみ信号の出力段が動作するいわゆる間欠動作の状態になります。この点が最も大きな違いです。したがって、信号出力段の出力インピーダンスを定義できるのはアナログ高周波の場合だけなのです。これに対しCMOSデジタルの信号出力段は間欠動作なのですが、動作している時間帯だけ出力インピーダンスが定義できるのではないか、と思う方がいるかもしれません。しかしながら、動作している時間帯の主たる時間帯で、CMOSバッファーでは構成するトランジスは定電流源として機能しているので、一定の出力インピーダンスとして扱うことはできないのです。このようにトランジスタが定電流源となることで定電流源の大きさをCMOSバッファーの駆動能力（Drivability）を表す指標となり、矩形波の立ちあり／立下り時間の長さに影響を与えます。いわゆる“何mAバッファー”として設定されます。

更に、ハウツー本の類では、伝送路を50Ωで設計して、負荷としてのダンピング抵抗を50Ω程度に設定すればよい、というような説明も見られますが、これはあまりにもアナログ高周波に偏った考え方です。

信号ラインの構成については、CMOSロジックの回路基板では回路基板の製造工程の能力に沿った最小幅のライン／スペースの構成で全く問題ありません。ラインインピーダンス50Ωで信号ラインを構成すると、回路基板の実装面積を無駄に消費し、高密度の実装の弊害になります。また、ダンピング抵抗の抵抗値についても定石のようなものではなく、SI評価によりCMOSバッファーの駆動能力（Drivability）や信号ラインの条件に合わせて決めるべきものです。ちゃんと評価すればEMC対策部品の使用個数も削減できます。特に信号ラインではビーズ素子は不要にできます。

信号ラインのSD適用はシングルエンド編と高速差動線路編があります。高速差動線路に関する説明は場を改めて説明いたします。ただ、差動線路と聞くと高周波アナログ的な考え方（いわゆるバラス信号と考えている方も）で解説される方が多いのです。やはりCMOSデジタルの取り扱いとしては好ましくありません。

PD適用は当社が機器・装置の回路設計者に是非提案したい、回路図検討段階でできる（やるべき）EMC設計です。

PDとはPI Design for EMIの略称ですが、PI (Power Integrity)はICに電源を供給する電源ラインにおける、ICから漏洩するノイズのデカップリングとして評価します。このノイズのデカップリングに関して、一般的にICの電源端子から見た電源ラインのインプットインピーダンスとして数値化（単位Ω）し、できるだけ小さい値にすることが望ましいとされています。尚、インピーダンス値の設計としては複数のコンデンサ（パスコン）の組合せで行います。

しかし、どの程度までインピーダンスを低くすればよいのかは回路設計者が判断することになります。一つの目安になるのはICの電源端におけるターゲットインピーダンスです。これが分かっていればそれに合わせてインプットインピーダンスを設計すればよい。しかし、ターゲットインピーダンスはICベンダーが提供できる値であって、ユーザー側が何か評価して得られるものではありません。その上、ICベンダーからの提供についてもあまり期待ができないのが実状です。

そもそも、PIの評価となるインピーダンス値とEMI（不要輻射）とどのような関係があるのでしょうか？　また、インプットインピーダンスが低い周波数帯域で、例えばインピーダンス値を１Ω下げると、EMIとしてはどのような変化をするのでしょうか？

残念ながら、今までのPIの評価のやり方では、それらを明確にすることはできません。現状の電源ラインに関しては、回路設計者はIC（特にSOC等）ベンダーが提示する推奨回路に従って、PI評価によるデカップリング量を検討することなく、コピーペーストで機器・装置のIC周辺の回路図を作成しているでしょう。また、各個別のドライバーICの電源端子についても習慣的に0.1uF等のパスコンを付加しているでしょう。

しかしながら、ICベンダーの推奨回路はICを動作させる上で問題が生じないレベルにインピーダンスを十分に下げた構成とした一方で、過剰に低インピーダンス化されている可能性もあります。また、各個別のドラバーICについては代々の回路設計者の伝承・経験に基づくまちまちの容量値のパスコンを習慣的に付加しているでしょう。その結果として、不必要に電源ラインを低インピーダンス化している可能性もあります。

こういった状況のPI評価に対して、当社のPD適用はパスコン設定によるEMIの影響をdB値で評価することができます。従って、目標評価値に基づいてパスコンの設定の最適化が可能になります。パスコン使用数量の削減を検討されている回路設計者、EMC担当者には最適です。

PD適用ではインプットインピーダンス、ターゲットインピーダンス等を考慮する必要は全くありません。評価ツールとしてもライセンスフリーのLTSPICEでシミュレーションすることができ、評価結果は瞬時に得られます。

実は、同一回路基板内にレギュレータとしての電源回路とその電源回路から供給される電源ラインに接続するICがある場合は、パスコンの数は気になりながらもEMI対策としてのPIについてはそれ程深く検討する必要性はないかもしれません。EMI対策としては比較的オキマリの方法で十分でしょう。

しかし、メイン基板側に電源回路があって、メイン基板からの電源ラインがハーネス（FFC等）を介してサブ基板側に送られている構成では、EMIとしてのリスクはかなり高まります。このEMI（ノイズ放射）については和田教授（京都大学）のいくつかの論文で紹介されています。（和田モデル　当社の“EMC設計　背景説明”のセミナーでそのメカニズムを説明します。）このような構成についてのPI評価は、ソフトウェアベンダー供給の有名PIツールではモデルの設定が複雑となるためか、その評価事例を目にしたことはありません。しかしながら実際の機器・装置等での電源ラインによるEMI課題はこのような構成の時に顕著に表れます。むしろ、この構成になった時にEMI課題を検討（EMC設計）する必要があるのです。

当社が提案するPD適用ではこのような構成でも容易にSimモデルを作ることができ、検討することができます。
詳細につきましては、当社コンサルティングの“PD適用”に付随するセミナーで紹介いたします。

当然のことながら計算結果のグラフの見方・読み取り方が重要であり、セミナーではそういったグラフの見方・読み取り方についても説明いたします。

PD適用はSPICEシミュレータによる回路図設計段階での評価・検討なので昨今の新卒の回路技術の方々にとっては学生時代に既に経験したツールだと思われ、回路設計の現場に比較的馴染みやすい・定着し易い方法ではないかと考えております。

また、LTSPICEは手軽で比較的操作が簡易なツールです。必要に応じてですが、未経験の方々にはその操作方法について当方から説明も行えます。そういった方々にはこれを機会にLTSPICEを設計現場のツールとして利用していって頂きたいです。