ビーズ素子はノイズ対策部品として多くの電子機器に使用されています。特に、力ずくでノイズを抑えこもうとする設計者の思想は回路基板上でのビーズ使用個数からも感じ取れるものです。現場のEMC技術者は回路動作に支障を生じなければ不要輻射（EMI）のリスクを下げておくために、出来るだけビーズ素子のインピーダンス値（@100MHzで規定されるものが多い）が高いものを回路上の各信号ライン、各電源ラインに装着したいと考えるでしょう。しかしそのEMC技術者の思いに反し、回路設計段階の設計者は部品コスト削減や部品実装面積削減の観点から効果がよく分からないビーズ素子を無駄な部品と考え、回路図に載せようとはしないでしょう。

回路図設計段階でのEMC設計を提唱してきている当社としては、何回か紹介してきましたPD適用・SD適用で、このビーズ素子の機能とEMIにおける効果を説明することができますが、ビーズ素子の効果について結論から言いますと、ビーズ素子は電源ラインにおいて極めて有効です。しかし、信号ラインにおいてはあまりよいとは言えません。寧ろ、信号ラインでは使わない方がよいでしょう。

電源ラインへのビーズ素子の挿入に関しては、回路基板内で電源回路からデジタル回路（IC）に供給される3.3V等（SOC等では1.5V、1.2V、5V等）の電源ラインにはあまり効果は期待できないのですが、他の回路基板（サブ基板）にケーブルを介してメイン基板上の電源を供給する状況においてEMI設計として効果があります。特に、供給する電源電圧が10V以上の比較的高電圧である場合によりその効果を期待することができます。詳細については当社の”PD適用”においてご説明します。

一方、信号ライン（ここではデジタル）では、特にパルス波形の立ち上がり、立下りエッジでデータ信号を検出（高速伝送で多用）するIC間の通信においてはビーズ素子の挿入により信号パルスの波形歪が大きくなるためお薦めできません。詳細は“SD適用”ご説明します。またビーズ素子はインピーダンス値（基は複素数）という回路素子としては多少曖昧さのあるものを定数値とし、且つその公差も±50%という大胆な設定となっているために、量産前提の電子機器でタイミング誤差を気にする回路設計に使用するのはそもそも不向きです。

但し、電源系の回路では電源制御の信号ライン以外のラインではタイミングやインピーダンスをそれ程気にする必要がないので、選択したビーズ素子の定数値の広い公差に対してもEMIが大きく変化することはありません。但し、電流を低損失で通過させる必要があるのでビーズ素子の直流における抵抗はできるだけ小さく、且つそのバラツキが小さいものを選択する必要があります。ケーブルを介して電源を供給する状況では特にそれらは重要なファクターとなります。

仕事を続ける上で苦しい・辛い事ばかりなら、誰もがその仕事から逃げ出すでしょう。

”機器のEMC対策のお仕事は楽しいでしょうか？”の質問に対して、多分多くの現場のEMC技術者は”ノォーッ”、と答えるでしょう。

何故なら仕事としての達成感を感じづらいから。（“ヤッター!”が少ない）

そもそも”EMC問題は生じない”（あるのが分かれば事前に検討しますね）という雰囲気が機器の設計現場にあるため（？）か、いざ問題が生じると担当のEMC技術者が何とかしなければなりません。担当のEMC技術者は発生したEMC問題の解決のために時間と労力をかけ、疲労感が蓄積します。機器の開発納期や回路技術者側のプレッシャーから担当のEMC技術者が追い込まれる状況になることも。こういった苦しい状況から脱して何とかEMC問題を解決できたとしても、その達成感よりもそれまでの精神的・肉体的な疲労感の方が圧倒的に大きかったりします。

やっぱり、そんなEMC対策の仕事は楽しくありません。続けられないでしょう。（昨今のコロナ禍においては大切な自身の免疫力さえ低下させてしまうかも。） 現状の多くのEMC対策現場はでき上った機器（完成品）のEMC問題（完成品を動作させて初めて実測・確認される）を解決することになるので、実際のところ打てる手段は限られます。尚、この段階で回路シミュレーションや電磁界解析を適用して問題解決（原因推定→Simモデル作成→Sim実行→対策）することも提案されていますが、それを現場のEMC技術者（シミュレータを操作できるとしても）が自ら実施するのは時間的に余裕が無く、厳しいでしょう。仮に解析結果が得られたとしても、”だからどうする？”と言った、対策として”何を実施すべきか”を見出しづらいでしょう。これは近傍界スキャナを使った測定結果を得た時も同様な状況になります。（本ブログ” EMI対策の決め手？近傍界スキャナ“を参照）

EMC技術者が長く仕事を続けていくためには、やはり事前の設計（仕込み）とその成果が実際に確認できることが繰り返される機器の設計環境が必要だと思います。上手く行った時は当然なのですが、上手く行かなかった時でも、その時の問題点を次の設計に織り込んで新たな成果を得る、といったプロセスを繰り返すことにより、EMC技術者の達成感と共に自身の設計力の成長も感じられるようになるでしょう。更にEMCの仕事に楽しさも見出せるでしょう。これによりEMCの仕事環境は大きく改善されます。

上記の事前の設計がEMC設計であって、先ずはLTspiceで始められます。これがEMC設計イノベーション（改革）のはじめの一歩となります。”どうやってLTspiceを使っていくのか？”については是非当社のオンラインセミナーをご利用ください。EMC設計イノベーション（改革）を実感できます。

この時期、TOKYO2020の選手の活躍に目を奪われます。（仕事の手も奪われます。）

今回のオリンピックから新たに採用されたゲーム（種目）は十代の若者の王国ように見えました。小さい頃に遊びで始めたことが、世界チャンピオンへと繋がり、ビックなマネー（報酬）にも結び付く・・・、今風のITビジネスにも似ているようにも見えます。彼らの王国には、若くして名声と富をつかむチャンスが満ちているのでしょう。

こういった話題からニッチなEMC設計の話題へ展開するのはかなり無理があるのですが、”まずは簡単に始めてみる”、と言ったところにちょっとフォーカスしてみたいと思います。先月末頃までEMC関連の展示会（テクノフロンティア2021）がオンライン上と実際の展示の両方で行われ、私としてはお手軽なオンラインで各社さんのホームページを見に行きました。

実際はEMC設計・対策・解析のツールに関して紹介したベンダーさんのブースに見立てたページに行き、興味のある資料を読ませていただいた訳ですが、どのベンダーさんも紹介しているEMCツールには”簡易さ・手軽さ”というものは無いように思われました。（カッコイイ資料になっているほど素人肌の技術者には壁の高さを感じるものです。）対象としているユーザー像は”この道何年（EMCの苦労さが分かっている）”といった玄人向けで、お値段も（？）百万円（でしょうか？）しそうなもので、会社に所属しているEMC技術者の方々でもそう簡単に始められる（導入できる）といったものではないでしょう。

更に、昨今のコロナ禍においてはベンダー側・ユーザー側双方ともに気軽に実際のツールのデモができる状況ではないでしょう。またこの状況は暫く（数年）続くでしょう。

もし、もっとお手軽にEMC設計・対策・解析のためのツールを始められ、その使い方に慣れ、ツールの適用効果を実感し、そしてその効果がベンダー提供の高価なEMC関連ツールと同等（イエッ、それ以上）の効果が得られるとしたら、言うことは無いでしょう。理想かもしれませんが、それに近い方法を当社はセットメーカーのEMC技術者に当社のオンラインセミナーで提供致します。使用するツールは基本的にLTspice（ライセンスフリー）なのでお手軽です。

LTspiceを始めてみたいという技術者の方にも良い機会になると思います。また、LTspiceをきっかけにEMC関連に止まらず、多くの回路設計シーンにSPICE-simを適用できるSPICEの使い手になって頂きたいと思っています。

最初の話題に戻りますが、遊びで始めたことに面白さを知り、何回も練習して難しい技ができる体験（自分越え）を繰り返すと、更にその面白さにとりかれて、いつの間にか世界トップレベルに達した、というのが彼らなのでしょう。

ちょっと無理がある展開かもしれませんが、回路技術者にとってSPICEは回路動作を論理的に説明できるツールです。難しい回路動作をSimモデルで実現できたりするとSPICEの使い手として嬉しさを感じるものです。回路設計技術における自分越えを実感できます。使い込んでいけば、何時しか社内トップクラスのSPICEプレヤーになれるでしょう。 技術者にとっての一生の武器になり、多分お給料も上がっていくでしょう。・・・ただまあ、保証はできませんけど。

かつて電子機器における雷サージ対策に関してEMC技術者と打ち合わせをしていた時に、ESD対策と似たような考え方を持った技術者が結構いたことを思い出します。特に、電磁界シミュレーションをイメージしてESD解析時のようなESDガンの印加電流パルスの流れを虹色のアニメーションで表示することを雷サージにも適用できるはず、としきりに電磁界解析の可能性を主張する方もいました。

確かに、電子機器に対するイミュニティ試験として電子機器の不具合に至る現象が似ているように見えるところもあります。しかし、それぞれの試験装置から電子機器に印加されるパルスについてはパルス波形・幅（時間）やパルスの周波数成分が全く異なり、試験器側でチャージされる電圧レベル及び放出する電流レベルも全く異なることから、電子機器に印加するエネルギーは十万～百万倍レベルで雷サージが大きなものになります。特に印加パルスの幅がESDではnsレベルであるのに対して、雷サージはμsレベルと長くなり、そのパルスの周波数成分はESDでは～数百MHzであるのに対して、雷サージでは～数百KHzと低く（波長が長く）なるので、雷サージは市販の電磁界シミュレータでは扱えないものになります。Simモデルにもよりますが、仮にできたとしても価値ある結果が得られるかどうか、といったところではないでしょうか？

但し、雷サージはESDと異なり、試験パルスの印加箇所が規定（商用電源の入力部）されているので、回路シミュレーション（SPICE）を適用することができます。この方法の詳細については当社のセミナー” 5.2.雷サージ（IEC61000-4-5）シミュレーション（SPICE）“で紹介しております。是非、受講して頂きたいと思います。勿論、使用するのはLT-SPICEです。

このSPICEシミュレーションを行いますと、雷サージ印加時に発生するといわれる電源回路に実装されるコモンモードチョーク（ラインフィルタ）の端子間での強い共振現象を確認することができます。この共振現象がどのような形で電子機器に影響を与えるのか、について先ほど紹介したセミナーの中で解説いたします。セミナーの結論的なことを言いますと、電子機器の耐雷サージ性能のために実装すべき雷サージ対策部品（安全規格クラス１、クラス２の電源を使う電子機器）は無くてもよい、ということに気づけます。

※関連ページ　”雷サージ試験・電源回路 Sim & 対策”

最近EMC関係の某会社で開催されたESD対策関係のセミナーを聴講させて頂きました。内容としてはESD対策部品関係、ESDの測定器（スキャナ）、ESD対策のための回路基板チェックツール等であり、どちらかというと、ESD対策製品に関する各社の製品紹介と言ったところですが、その製品が開発されたバックグランドと言うべきか、各社のESDに対する考え方を説明されていたところに興味がありました。

セットメーカーにおけるESD対策は、IEC61000-4-2に準拠したESDガンを使った試験をパスすることが一つの目安になっており、製品の耐ESD性能を担保するものになっています。但し、このESDガンを使った試験はあくまで実際のESD現象の模擬であって、その試験の仕方についても未だに議論が継続しています。しかしながら、セットメーカーとしてはESDに関する細かな議論も大切なのですが、ルール化された基準に対してできるだけ対象機器の構成に変更を加えず、EMC対策部品を追加しないで如何にESD試験をパスするかに注力することになります。

ESDガンを使った試験では、機器におけるESDパルスの印加・注入箇所（通常は接地されたフレーム）から接地（アース）部位に向かってESD電流が流れます。但し、モバイル系機器の場合は一時的にフレームに帯電（後で除電処理を行う）されます。この状況を見て大抵のEMC技術者は

1. ESD電流の流れ方を知りたい、
2. できればESD電流の流れ方（通路）を制御したい、
3. もし信号線に電流（電圧）が誘導され機能部品の誤動作に至っているとしたら、その電流（電圧）を対策部品（コンデンサ／TVSダイオード）で抑制したい

と考えるでしょう。

ESD対策関係のセミナーはこういったEMC技術者に向けたESD対策技術・製品に関する情報提供の場となっている訳です。ただまあ、ESD対策に関する考え方に対する対策製品の情報もここ数年は目立った進展は無くなりつつあるように思われ、お金をかけさえすれば完全解決なのではと思えるのですが、それでもセットメーカー側にはまだ納得できない”もやもや感”があるように思われます。

上記した1. ～3.の考え方以外のESD試験対策は無いないのでしょうか？

私の今までのESD対策の経験の中で、一見ESD電流の流れとは関係ない（と思われる）ところで不具合が発生しているように見えることがあり、その解析にてこずったことがあります。その時は明確な原因追及はできませんでした。しかし、その後ある現象を見つけてからはそれが原因である場合もあることを確信するようになりました。よく言われる単純な”GND強化”等といった類ではありません。

詳細につきまして当社の” 6.2．IEC61000-4-2試験対策” のセミナーの中で解説いたします。是非ご利用頂けるとありがたいです。

関連ページ・・・こちらもご覧ください。

ESD対策、スキャナツールの解析は有効？

”ESD対策の新たなる進展はあるのか？”

”ESD及び静電気による機器・装置の不具合解析に当社のESD²”

ESDスキャナで観測。でもやっぱり対策はいつものGND強化？

”4. ESD及び静電気による機器・装置の不具合解析に当社のESD²”

“ESD試験（IEC61000-4-2）対策に関する技術資料”

サージ関連試験での不具合対策は試験パルス印加による2次放電発生も勘案して

ESDシミュレーションに新たなソルバー登場！

機器・装置／ロボットにトラブル発生！不具合解析に行き詰まったら．．．

空気の乾燥はESD（静電気）対策の大敵？

機器設計で初期の想定よりも実機の試作段階で実稼働時の発熱が課題となる場合、熱対策として発熱するICにヒートシンクを新たに取り付けたり、既にヒートシンクが付いている場合はヒートシンクとICの間に熱伝導をよくする材料（グリスやシート）を挿入したりします。

この時、”熱対策後に不要輻射（EMI）が悪化した”、という経験を持つ現場のEMC技術者が多くいると思います。場合によっては、ノイズの測定値がEMIの規格値を超えてしまって、その対策が上手く行かずかなりてこずった経験をお持ちの方もいるでしょう。こんな時、EMC技術者の方々は新た生じたEMI課題のメカニズムにどんな想定をするのでしょうか？

私の経験した設計の場では、”付加したヒートシンクが新たなアンテナとなってノイズを放射した”、とか、”ICの表面とヒートシンクが容量結合して新たなノイズの伝達するパスが形成された”、等というメカニズム（モデル）を考える方々が多くいました。しかし、そのモデルで実際に電磁界解析してみると、期待したようなノイズ放射の増大を観察することはできませんでした。そもそも、”ICの表面とヒートシンクの容量結合”がどの程度想定できるでしょうか？仮にその容量を1pFとすると、そのインピーダンスは約1.6kΩ(@100MHz)となるので、ノイズの容量結合を考える上では容量値を大きめに想定する必要があります。しかしIC内のチップの面積（ダイサイズ）はそれほど大きなものではなく、チップとヒートシンクに介在する誘電体も比誘電率が一桁台の材料なので、10pFを超えるような容量値の設定には無理があると考えられます。

そこで熱対策の前後で何が変わったのかを改めて考えてみます。上記の想定モデル（メカニズム）は誰もが外観（見かけ）の変化から発想するものです。しかし、変化はそれだけでしょうか？よーく考えると、熱対策でICの放熱が改善される、即ちそれはIC内のチップの温度が低下していることになるのです。

将に、このICチップの熱低下（冷却）が重要であって、半導体の特性として低温になるとトランジスタのスイッチング速度が向上し、即ちそれは生成されるパルス形波のスルーレートを向上させます。そしてそれはパルス波形の高周波成分（ノイズ成分）が増大することを意味するので、その帯域が十分に対策されていなければ熱対策後にEMIの悪化となって現れます。

簡単に言えば、”熱対策をするとノイズ源のパワーは増大する”、と言うことです。

そのため、熱対策を必要とする機器の設計では事前に十分なEMC設計が必要となります。現場での熱対策を取りながらEMI対策を行うのはとても厄介な作業で、現場のEMC技術者を窮地に追いやる状況になったりします。 熱対策を必要とする機器を設計する際には事前のEMC設計が非常に重要です。当社の”SD適用”、”PD適用”を回路図設計段階で是非ご検討頂きたいです。

EMC設計に関する件で、回路基板（プリント基板）のCAD設計時にEMI（不要輻射）を低減するための設計ルールを適用させるため、作成した基板CADに対してEMC設計ルールのチェックを行うチェッカーツールを使った基板設計段階でのEMI対策がEMC関連の文献やハウツー本等で解説されています。

その中で、よく紹介されている”やってはいけないパターン構成”の例として、GNDのベタパターンに形成された細長い余白（ギャップ・スリット・スロット等とも呼びます）パターン上を信号線（GND層の上層に形成）が余白パターンを短手方向に横断していく構成のものがあります。ここではこの構成を”ギャップ跨ぎ”と呼びます。

このギャップ跨ぎに関して私はかつて電磁界解析ツールを使ってEMIの状況を検証したことがあり、余白パターンの有り・無しの解析結果を比較すると有りの場合EMIは10dB以上のレベルで悪化していました。そのため注意すべき構造であることは理解できました。しかし、そのSimモデルを作成している時に思ったことは、実際の基板CAD作成時にGNDのベタパターンを細長く切り欠いて余白パターンを形成する蓋然性は殆どなく、またその余白パターン上に信号配線が形成される蓋然性は更にない、ということでした。尚、この”ギャップ跨ぎ”は一般的に呼ばれる”GND跨ぎ”、”電源跨ぎ”（この回避方法については別途”WD-PartII”で紹介します。）とは別のものであって、ギャップの長手方向の両端でパターンが繋がっている形状（スロット）であるものとしています。

蓋然性に乏しい、誰でも回避しようとするだろうパターン構成に何故EMC関連の文献やハウツー本はその解説にスペースを割くのでしょうか？また、EMI悪化の原因として”スロットアンテナ”が形成されるためとの説明が必ずあります。この”スロットアンテナ”の説明についても違和感を覚えます。

そもそもスロットアンテナは上述のスロットの長手方向の長さが放射する周波数の半波長を必要とします。また、スロットの長手方向の長さは放射する電波の磁界成分の半波長を必要とするので、回路基板を構成する誘電体による波長短縮も受けません。そのため、例えば1GHzの電波が放射されるためにはスロットの長手方向の長さは150mmとなります。こんなに長いスロットが基板のGND層に形成される可能性は極めて低いでしょう。まして、MHz帯のEMIでスロットアンテナが原因となることは無いでしょう。

私が”ギャップ跨ぎ”の構造を電磁界解析した時はスロットアンテナが形成される形状で解析したわけではなく、スロットは周波数の半波長に比べてかなり短い長さで検討しましたが、EMIの悪化は確認できました。このEMIの悪化はスロットアンテナによる効果ではなく電磁波が空間に向かって出ていく条件が偶然揃ってしまうためなのです。（それがアンテナではないかと言われるかもしれませんが、スロットアンテナの原理とは違うということです。）それは”ノイズ（電磁波）が何故放射されるのか？”の真因となるものです。コモンモード等は全く関係ありません。（コモンモード関係はこちらをご参考に。）

詳細につきましては、当社のセミナー“EMC設計 MBDでDX! 技術＆学術”で解説いたします。ノイズ放射のメカニズムを理解できます。

EMI（機器の不要輻射）の課題を解析する一つの方法として、機器の動作している回路基板の上空を電界又は磁界プローブで電磁場を測定する近傍界スキャンという方法があります。この方法は1990年代位からEMIの解析装置（近傍界スキャナ）として販売されるようになり、かつてのエレショー等で発表された当時は今まで見ることのできなかったノイズを初めて可視化することを可能としたので、EMC技術者にとっては将に画期的な装置でした。

この近傍界スキャナの測定結果はノイズの周波数の状況を画像で回路基板に重ねて表示してくれるため、回路基板上でのノイズの分布状況や、信号ライン等からの伝送状況等を分かりやすく観測することができました。こういったデモを見せられたセットメーカーのEMC技術者は、もしノイズが見えるようになったらより良いEMI対策ができると希望を膨らませ、近傍界スキャナの導入を上司に強く頼み込んだことでしょう。

近傍界スキャナの導入をEMI対策に上手く取り入れられたEMC技術者もいたでしょう。しかし、そうはいかなかったEMC技術者もいたのではないでしょうか。むしろ、そうはいかなかったEMC技術者の方が多いのではないでしょうか。

何故なら、近傍界スキャナの測定結果の解釈と測定後のアクションについてはEMC技術者が自身の見識で判断しなくてはならない、という問題があるからです。

先ず、近傍界スキャナの測定結果の解釈についてですが、近傍界という意味をよく理解する必要があります。即ち、電磁波は放射源からλ／2π（約1/6波長）未満の距離では近傍界で、λ／2πを超える距離において遠方界となり、この遠方界において電磁波として伝搬します。それに対し近傍界は誘導界とも呼ばれ、コンデンサやコイル、電極パターン等の周囲の電界・磁界が主として観測される領域であって電磁波ではないのです。もし、基板とプローブの距離を5cm程度の距離で測定しているとしたら、1GHz（波長30cm）の以上の周波数は電磁波になりますが、MHz帯は電磁波ではないということになります。

人によっては近傍界が遠方界へと変化していくものと思われている方もいるようですが、コンデンサやコイル、電極パターン等は、遠方界を持たず近傍界のみを形成しています。コンデンサやコイル、電極パターン等が容易にアンテナにならないのはそれらが遠方界となる電磁界要素を持たないからです。

そのため、近傍界スキャナで近傍界となるノイズ周波数帯を測定してもそれはただ電磁界の分布状況を示しているだけで、ノイズの放射源を示しているわけではないのです。例えば、ノイズ源に関係するICの周辺とかそのICに接続する信号ラインにはノイズの周波数の集中が見られます。しかしそれはある意味当たり前（ノイズ成分を含む信号を扱っている）のことであって測定しなくても予測がつくものです。

次にその測定結果を基に新たなEMI対策として何をするか？ということになるのですが、測定しなくても予測がつく結果となっていたら次なる対策を立てるのはかなり難しいでしょう。そもそも予想が付く位なら先に対策を打っているでしょう。

ではEMI対策現場で近傍界スキャナでの測定を行うメリットは何なのでしょうか？

機器の回路基板はそれを支持する金属の筐体（フレーム）があり、更に基板間を接続する幾つかのケーブルがある状態で動作しています。その時の電磁界の分布は回路基板単体の動作状態に比べると異なる電磁界分布になることが予想され、そのためノイズの放射要因も複雑になると考えられます。

EMI対策の現場で期待される近傍界スキャナですが、それを使わないで済むような事前のEMC設計に注力すべきです。

事前のEMC設計に向けて当社は”PD適用”、”SD適用”、”WD提案”をユーザー様に向けてご用意しております。是非ご検討ください。

※関連ページ

　　14. 電磁波における遠方界と近傍界。EMC対策では重要です。

EMC設計は、EMC対策という言葉より後の時代になって出てきた言葉です。電子機器の不要輻射や伝導ノイズについては、1980年代頃から本格的に規制されるようになりました。それ以前から、各種無線機やラジオ、テレビの周波数帯への妨害となる違法電波の取締は行われていました。これに対し電波の送受信をしない電子機器からの意図しない電磁波ノイズの放出に関して、当時はアナログの電子機器が主流の時代だったので電子機器はノイズの影響を受け易く、”ノイズの垂れ流しは許されない”という思いで多くのエレキ技術者がノイズ対策に取り組んでいたと思います。

しかしながら、この意図しない電磁波ノイズの放出（EMI）を低減させるのは当時のエレキ技術者にとって必ずしも容易なものではなく、EMIを低減することを主な目的とした電子機器の調整をEMC対策というようになったと思います。当時は設計した電子機器を先ず試作して、実際に評価（動作確認の後にEMIの測定）を行って、EMIのレベルが規制値を超えるか否かを”出たとこ勝負”的に評価して、運悪く規制値を上回ってしまうとEMC対策部品を”とっかえひっかえ”で電子機器に後付けして何とか規制値以下にすることを必至になって行っていました。この活動は明らかに”対策”であって、”設計”するという雰囲気はありませんでした。つまり、EMC対策とは、特にEMIにおいてノイズレベルを規制値以下にするために実際の機器に直接調整・修正を行う活動でした。

このような機器への後付け調整を行うEMC対策のリスクを改善したいと考えるのが自然の流れで、機器の試作評価前にEMC対策を行うことが検討され、そのためにノイズ低減のための方策の研究が進み、EMI対策の効果を事前に見積もる試みもなされてきました。こういった活動は以前のEMC対策とは異なるので、EMC設計と呼ぶようになったと思います。あるセミナーで某大学の教授も”これからはEMC対策ではなくEMC設計をする時代だ”と、約10年前に言っておられました。即ち、EMC設計とは製作前の機器のEMC評価を設計段階（デジタルデータの段階）で見積もり且つ、ノイズ規格値以下に調整して機器の製作後のEMCリスクを低減する活動であり、将にDX（Digital Transformation）時代におけるEMCの究極形態なのです。

EMC設計はまだまだ発展半ばです。現在、いくつかのツールベンダーは回路基板CADに対してEMCルールチェッカーで検証、或いは電磁界解析ツールで解析、といったEMC設計を提案しています。これに対しセットメーカーの商品化プロセス（機器の企画→設計→試作→量産）にとって、そういったツールの適用・運用がマッチしないとう状況もあります。セットメーカーとしては商品化の時間軸が最優先されるので”後戻りはない・させない”、という勢いで商品化プロセスは進みます。回路基板CADの作成プロセスも同様で、EMCチェッカーの結果や解析結果をCADデータに十分反映できず（反映させるは時間的損失を伴うため）、結局チェックツールや電磁界解析ツールは使われなくなったりします。

こういった残念なEMC設計にならないように当社は”PD適用”、”SD適用”、”WD提案”をユーザー様に向けてご用意しております。是非ご検討ください。

※関連ページ

　　　　　　シミュレーション設計・・・見えざるリスク・Sim結果が誤り？

　　　　　 MBD、EMC設計を革新

　　　　　　2. ICの電源ライン、パスコン最適化に当社のPD適用。

　　　　　　3. 信号ラインのダンピング抵抗、当社のSD適用のSimモデルで抵抗値を設定。

　　　　　　5. 回路基板におけるEMC設計の実践と検図。当社のWDを提案。

　　　　　　10. EMC設計、レガシー3D-SimからMBD (1D-CAE)へDX！

　　　　　　公開技術資料　

　　　　　 好評だった前回セミナーに引き続きを実践編（続編）のオンラインセミナーを開催‼

　　　　　　トップページへどうぞ！

数年前から、「機器のEMC対策にAI（Artificial Intelligence）を導入してみよう」、という話がちらほら聞かれていました。その背景の一つといて、機器のEMC評価・対策の現場を担ってきた熟練技術者の勘や経験を若い世代の技術者に伝承させていくためのツールとしての期待があったようですが、それ以上に、「誰でもEMCの仕事ができるようにする」、という要求の方が大きいでしょう。

私の現場での経験の中でも、若いEMC技術者が担当した機器でEMCの問題が起きて、なかなか解決できない状況の時に、百戦錬磨の熟練EMC技術者が出てきて、何とかEMCの問題を解決していった、ということが何回かありました。また業界的にも、「EMC対策は長年の勘と経験がものをいう」、と言った傾向があります。

ただ、今になって考えると、熟練EMC技術者はEMC問題に対する観察の仕方と、それに対する対処方法の選択に慣れていただけで、若いEMC技術者はまだそれに慣れていなかっただけではないかと思われます。確かに、そういったEMC対策技術の習熟に長い時間が掛かるので、それを補うために”AI”を、と考えられたのかもしれません。しかし、これはあくまでEMC問題発生に対する対処法であって、根本的なEMC対策ではないのです。

では根本的なEMC対策とは何でしょうか？それは、機器の回路設計の段階でのEMC設計として課題となるノイズを低減させておくことです。このEMC設計は回路シミュレーションで事前に検証が可能です。それがちゃんと実施されていないために、前出の熟練EMC技術者は本来であればしなくていい施策を機器に行っていたのかもしれない、とも考えられるのです。しなくてもよかったEMC対策のためのAI適用になっているとしたら、誰しも無駄なAI適用と思うでしょう。

最近、AIエンジンを搭載したEMC対策ツールがツールベンダーから出てくるようになりました。その詳細については説明文レベルでしかわかりませんが、実際の機器のEMIを測定結果からその原因を蓄積した（inputした）過去の測定データを参照してEMIの原因特定を補佐するといったもののようでしたが、その対策方法については提案してくれないようでした。これでよいという技術者もいるのでしょう。ただ、私の経験としては、原因不明のノイズ放射ということはあまりなく（大概ノイズ源は特定される）、どうすれば実機に後付けで効率よくノイズ放射を低減できるかが問題でしたので、対策方法を提案（それもスマートな）してくれないのは残念だなと思いました。AIをEMC対策に導入するのであれば、EMC評価前にリスクと事前の対処を提案できるものであってほしいと思います。

そもそもセットメーカーの関係者であれば、設計機器のEMCのリスクは事前にある程度予想がついている筈です。ただ、それを知りながら大した対策を取らないまま（担当者の認識不足の場合もあります）試作まで進めて、やっぱり問題になった、ということが結構あったように思います。こういったことはAIを使うまでもなく、事前にできる検討をしておくことが、根本的なEMC設計になるでしょう。その事前にできる検討ツールとして、当社の”PD適用”、”SD適用”をご検討頂きたいです。

　　＊関連ページ

　　　チャットGPT 、、、EMC設計に使えるのォ？

　　　　　トップページへどうぞ！