かつて電子機器における雷サージ対策に関してEMC技術者と打ち合わせをしていた時に、ESD対策と似たような考え方を持った技術者が結構いたことを思い出します。特に、電磁界シミュレーションをイメージしてESD解析時のようなESDガンの印加電流パルスの流れを虹色のアニメーションで表示することを雷サージにも適用できるはず、としきりに電磁界解析の可能性を主張する方もいました。

確かに、電子機器に対するイミュニティ試験として電子機器の不具合に至る現象が似ているように見えるところもあります。しかし、それぞれの試験装置から電子機器に印加されるパルスについてはパルス波形・幅（時間）やパルスの周波数成分が全く異なり、試験器側でチャージされる電圧レベル及び放出する電流レベルも全く異なることから、電子機器に印加するエネルギーは十万～百万倍レベルで雷サージが大きなものになります。特に印加パルスの幅がESDではnsレベルであるのに対して、雷サージはμsレベルと長くなり、そのパルスの周波数成分はESDでは～数百MHzであるのに対して、雷サージでは～数百KHzと低く（波長が長く）なるので、雷サージは市販の電磁界シミュレータでは扱えないものになります。Simモデルにもよりますが、仮にできたとしても価値ある結果が得られるかどうか、といったところではないでしょうか？

但し、雷サージはESDと異なり、試験パルスの印加箇所が規定（商用電源の入力部）されているので、回路シミュレーション（SPICE）を適用することができます。この方法の詳細については当社のセミナー” 5.2.雷サージ（IEC61000-4-5）シミュレーション（SPICE）“で紹介しております。是非、受講して頂きたいと思います。勿論、使用するのはLT-SPICEです。

このSPICEシミュレーションを行いますと、雷サージ印加時に発生するといわれる電源回路に実装されるコモンモードチョーク（ラインフィルタ）の端子間での強い共振現象を確認することができます。この共振現象がどのような形で電子機器に影響を与えるのか、について先ほど紹介したセミナーの中で解説いたします。セミナーの結論的なことを言いますと、電子機器の耐雷サージ性能のために実装すべき雷サージ対策部品（安全規格クラス１、クラス２の電源を使う電子機器）は無くてもよい、ということに気づけます。

※関連ページ　”雷サージ試験・電源回路 Sim & 対策”

最近EMC関係の某会社で開催されたESD対策関係のセミナーを聴講させて頂きました。内容としてはESD対策部品関係、ESDの測定器（スキャナ）、ESD対策のための回路基板チェックツール等であり、どちらかというと、ESD対策製品に関する各社の製品紹介と言ったところですが、その製品が開発されたバックグランドと言うべきか、各社のESDに対する考え方を説明されていたところに興味がありました。

セットメーカーにおけるESD対策は、IEC61000-4-2に準拠したESDガンを使った試験をパスすることが一つの目安になっており、製品の耐ESD性能を担保するものになっています。但し、このESDガンを使った試験はあくまで実際のESD現象の模擬であって、その試験の仕方についても未だに議論が継続しています。しかしながら、セットメーカーとしてはESDに関する細かな議論も大切なのですが、ルール化された基準に対してできるだけ対象機器の構成に変更を加えず、EMC対策部品を追加しないで如何にESD試験をパスするかに注力することになります。

ESDガンを使った試験では、機器におけるESDパルスの印加・注入箇所（通常は接地されたフレーム）から接地（アース）部位に向かってESD電流が流れます。但し、モバイル系機器の場合は一時的にフレームに帯電（後で除電処理を行う）されます。この状況を見て大抵のEMC技術者は

1. ESD電流の流れ方を知りたい、
2. できればESD電流の流れ方（通路）を制御したい、
3. もし信号線に電流（電圧）が誘導され機能部品の誤動作に至っているとしたら、その電流（電圧）を対策部品（コンデンサ／TVSダイオード）で抑制したい

と考えるでしょう。

ESD対策関係のセミナーはこういったEMC技術者に向けたESD対策技術・製品に関する情報提供の場となっている訳です。ただまあ、ESD対策に関する考え方に対する対策製品の情報もここ数年は目立った進展は無くなりつつあるように思われ、お金をかけさえすれば完全解決なのではと思えるのですが、それでもセットメーカー側にはまだ納得できない”もやもや感”があるように思われます。

上記した1. ～3.の考え方以外のESD試験対策は無いないのでしょうか？

私の今までのESD対策の経験の中で、一見ESD電流の流れとは関係ない（と思われる）ところで不具合が発生しているように見えることがあり、その解析にてこずったことがあります。その時は明確な原因追及はできませんでした。しかし、その後ある現象を見つけてからはそれが原因である場合もあることを確信するようになりました。よく言われる単純な”GND強化”等といった類ではありません。

詳細につきまして当社の” 6.2．IEC61000-4-2試験対策” のセミナーの中で解説いたします。是非ご利用頂けるとありがたいです。

関連ページ・・・こちらもご覧ください。

ESD対策、スキャナツールの解析は有効？

”ESD対策の新たなる進展はあるのか？”

”ESD及び静電気による機器・装置の不具合解析に当社のESD²”

ESDスキャナで観測。でもやっぱり対策はいつものGND強化？

”4. ESD及び静電気による機器・装置の不具合解析に当社のESD²”

“ESD試験（IEC61000-4-2）対策に関する技術資料”

サージ関連試験での不具合対策は試験パルス印加による2次放電発生も勘案して

ESDシミュレーションに新たなソルバー登場！

機器・装置／ロボットにトラブル発生！不具合解析に行き詰まったら．．．

空気の乾燥はESD（静電気）対策の大敵？

機器設計で初期の想定よりも実機の試作段階で実稼働時の発熱が課題となる場合、熱対策として発熱するICにヒートシンクを新たに取り付けたり、既にヒートシンクが付いている場合はヒートシンクとICの間に熱伝導をよくする材料（グリスやシート）を挿入したりします。

この時、”熱対策後に不要輻射（EMI）が悪化した”、という経験を持つ現場のEMC技術者が多くいると思います。場合によっては、ノイズの測定値がEMIの規格値を超えてしまって、その対策が上手く行かずかなりてこずった経験をお持ちの方もいるでしょう。こんな時、EMC技術者の方々は新た生じたEMI課題のメカニズムにどんな想定をするのでしょうか？

私の経験した設計の場では、”付加したヒートシンクが新たなアンテナとなってノイズを放射した”、とか、”ICの表面とヒートシンクが容量結合して新たなノイズの伝達するパスが形成された”、等というメカニズム（モデル）を考える方々が多くいました。しかし、そのモデルで実際に電磁界解析してみると、期待したようなノイズ放射の増大を観察することはできませんでした。そもそも、”ICの表面とヒートシンクの容量結合”がどの程度想定できるでしょうか？仮にその容量を1pFとすると、そのインピーダンスは約1.6kΩ(@100MHz)となるので、ノイズの容量結合を考える上では容量値を大きめに想定する必要があります。しかしIC内のチップの面積（ダイサイズ）はそれほど大きなものではなく、チップとヒートシンクに介在する誘電体も比誘電率が一桁台の材料なので、10pFを超えるような容量値の設定には無理があると考えられます。

そこで熱対策の前後で何が変わったのかを改めて考えてみます。上記の想定モデル（メカニズム）は誰もが外観（見かけ）の変化から発想するものです。しかし、変化はそれだけでしょうか？よーく考えると、熱対策でICの放熱が改善される、即ちそれはIC内のチップの温度が低下していることになるのです。

将に、このICチップの熱低下（冷却）が重要であって、半導体の特性として低温になるとトランジスタのスイッチング速度が向上し、即ちそれは生成されるパルス形波のスルーレートを向上させます。そしてそれはパルス波形の高周波成分（ノイズ成分）が増大することを意味するので、その帯域が十分に対策されていなければ熱対策後にEMIの悪化となって現れます。

簡単に言えば、”熱対策をするとノイズ源のパワーは増大する”、と言うことです。

そのため、熱対策を必要とする機器の設計では事前に十分なEMC設計が必要となります。現場での熱対策を取りながらEMI対策を行うのはとても厄介な作業で、現場のEMC技術者を窮地に追いやる状況になったりします。 熱対策を必要とする機器を設計する際には事前のEMC設計が非常に重要です。当社の”SD適用”、”PD適用”を回路図設計段階で是非ご検討頂きたいです。

EMC設計に関する件で、回路基板（プリント基板）のCAD設計時にEMI（不要輻射）を低減するための設計ルールを適用させるため、作成した基板CADに対してEMC設計ルールのチェックを行うチェッカーツールを使った基板設計段階でのEMI対策がEMC関連の文献やハウツー本等で解説されています。

その中で、よく紹介されている”やってはいけないパターン構成”の例として、GNDのベタパターンに形成された細長い余白（ギャップ・スリット・スロット等とも呼びます）パターン上を信号線（GND層の上層に形成）が余白パターンを短手方向に横断していく構成のものがあります。ここではこの構成を”ギャップ跨ぎ”と呼びます。

このギャップ跨ぎに関して私はかつて電磁界解析ツールを使ってEMIの状況を検証したことがあり、余白パターンの有り・無しの解析結果を比較すると有りの場合EMIは10dB以上のレベルで悪化していました。そのため注意すべき構造であることは理解できました。しかし、そのSimモデルを作成している時に思ったことは、実際の基板CAD作成時にGNDのベタパターンを細長く切り欠いて余白パターンを形成する蓋然性は殆どなく、またその余白パターン上に信号配線が形成される蓋然性は更にない、ということでした。尚、この”ギャップ跨ぎ”は一般的に呼ばれる”GND跨ぎ”、”電源跨ぎ”（この回避方法については別途”WD-PartII”で紹介します。）とは別のものであって、ギャップの長手方向の両端でパターンが繋がっている形状（スロット）であるものとしています。

蓋然性に乏しい、誰でも回避しようとするだろうパターン構成に何故EMC関連の文献やハウツー本はその解説にスペースを割くのでしょうか？また、EMI悪化の原因として”スロットアンテナ”が形成されるためとの説明が必ずあります。この”スロットアンテナ”の説明についても違和感を覚えます。

そもそもスロットアンテナは上述のスロットの長手方向の長さが放射する周波数の半波長を必要とします。また、スロットの長手方向の長さは放射する電波の磁界成分の半波長を必要とするので、回路基板を構成する誘電体による波長短縮も受けません。そのため、例えば1GHzの電波が放射されるためにはスロットの長手方向の長さは150mmとなります。こんなに長いスロットが基板のGND層に形成される可能性は極めて低いでしょう。まして、MHz帯のEMIでスロットアンテナが原因となることは無いでしょう。

私が”ギャップ跨ぎ”の構造を電磁界解析した時はスロットアンテナが形成される形状で解析したわけではなく、スロットは周波数の半波長に比べてかなり短い長さで検討しましたが、EMIの悪化は確認できました。このEMIの悪化はスロットアンテナによる効果ではなく電磁波が空間に向かって出ていく条件が偶然揃ってしまうためなのです。（それがアンテナではないかと言われるかもしれませんが、スロットアンテナの原理とは違うということです。）それは”ノイズ（電磁波）が何故放射されるのか？”の真因となるものです。コモンモード等は全く関係ありません。（コモンモード関係はこちらをご参考に。）

詳細につきましては、当社のセミナー“EMC設計 MBDでDX! 技術＆学術”で解説いたします。ノイズ放射のメカニズムを理解できます。

EMI（機器の不要輻射）の課題を解析する一つの方法として、機器の動作している回路基板の上空を電界又は磁界プローブで電磁場を測定する近傍界スキャンという方法があります。この方法は1990年代位からEMIの解析装置（近傍界スキャナ）として販売されるようになり、かつてのエレショー等で発表された当時は今まで見ることのできなかったノイズを初めて可視化することを可能としたので、EMC技術者にとっては将に画期的な装置でした。

この近傍界スキャナの測定結果はノイズの周波数の状況を画像で回路基板に重ねて表示してくれるため、回路基板上でのノイズの分布状況や、信号ライン等からの伝送状況等を分かりやすく観測することができました。こういったデモを見せられたセットメーカーのEMC技術者は、もしノイズが見えるようになったらより良いEMI対策ができると希望を膨らませ、近傍界スキャナの導入を上司に強く頼み込んだことでしょう。

近傍界スキャナの導入をEMI対策に上手く取り入れられたEMC技術者もいたでしょう。しかし、そうはいかなかったEMC技術者もいたのではないでしょうか。むしろ、そうはいかなかったEMC技術者の方が多いのではないでしょうか。

何故なら、近傍界スキャナの測定結果の解釈と測定後のアクションについてはEMC技術者が自身の見識で判断しなくてはならない、という問題があるからです。

先ず、近傍界スキャナの測定結果の解釈についてですが、近傍界という意味をよく理解する必要があります。即ち、電磁波は放射源からλ／2π（約1/6波長）未満の距離では近傍界で、λ／2πを超える距離において遠方界となり、この遠方界において電磁波として伝搬します。それに対し近傍界は誘導界とも呼ばれ、コンデンサやコイル、電極パターン等の周囲の電界・磁界が主として観測される領域であって電磁波ではないのです。もし、基板とプローブの距離を5cm程度の距離で測定しているとしたら、1GHz（波長30cm）の以上の周波数は電磁波になりますが、MHz帯は電磁波ではないということになります。

人によっては近傍界が遠方界へと変化していくものと思われている方もいるようですが、コンデンサやコイル、電極パターン等は、遠方界を持たず近傍界のみを形成しています。コンデンサやコイル、電極パターン等が容易にアンテナにならないのはそれらが遠方界となる電磁界要素を持たないからです。

そのため、近傍界スキャナで近傍界となるノイズ周波数帯を測定してもそれはただ電磁界の分布状況を示しているだけで、ノイズの放射源を示しているわけではないのです。例えば、ノイズ源に関係するICの周辺とかそのICに接続する信号ラインにはノイズの周波数の集中が見られます。しかしそれはある意味当たり前（ノイズ成分を含む信号を扱っている）のことであって測定しなくても予測がつくものです。

次にその測定結果を基に新たなEMI対策として何をするか？ということになるのですが、測定しなくても予測がつく結果となっていたら次なる対策を立てるのはかなり難しいでしょう。そもそも予想が付く位なら先に対策を打っているでしょう。

ではEMI対策現場で近傍界スキャナでの測定を行うメリットは何なのでしょうか？

機器の回路基板はそれを支持する金属の筐体（フレーム）があり、更に基板間を接続する幾つかのケーブルがある状態で動作しています。その時の電磁界の分布は回路基板単体の動作状態に比べると異なる電磁界分布になることが予想され、そのためノイズの放射要因も複雑になると考えられます。

EMI対策の現場で期待される近傍界スキャナですが、それを使わないで済むような事前のEMC設計に注力すべきです。

事前のEMC設計に向けて当社は”PD適用”、”SD適用”、”WD提案”をユーザー様に向けてご用意しております。是非ご検討ください。

※関連ページ

　　14. 電磁波における遠方界と近傍界。EMC対策では重要です。

EMC設計は、EMC対策という言葉より後の時代になって出てきた言葉です。電子機器の不要輻射や伝導ノイズについては、1980年代頃から本格的に規制されるようになりました。それ以前から、各種無線機やラジオ、テレビの周波数帯への妨害となる違法電波の取締は行われていました。これに対し電波の送受信をしない電子機器からの意図しない電磁波ノイズの放出に関して、当時はアナログの電子機器が主流の時代だったので電子機器はノイズの影響を受け易く、”ノイズの垂れ流しは許されない”という思いで多くのエレキ技術者がノイズ対策に取り組んでいたと思います。

しかしながら、この意図しない電磁波ノイズの放出（EMI）を低減させるのは当時のエレキ技術者にとって必ずしも容易なものではなく、EMIを低減することを主な目的とした電子機器の調整をEMC対策というようになったと思います。当時は設計した電子機器を先ず試作して、実際に評価（動作確認の後にEMIの測定）を行って、EMIのレベルが規制値を超えるか否かを”出たとこ勝負”的に評価して、運悪く規制値を上回ってしまうとEMC対策部品を”とっかえひっかえ”で電子機器に後付けして何とか規制値以下にすることを必至になって行っていました。この活動は明らかに”対策”であって、”設計”するという雰囲気はありませんでした。つまり、EMC対策とは、特にEMIにおいてノイズレベルを規制値以下にするために実際の機器に直接調整・修正を行う活動でした。

このような機器への後付け調整を行うEMC対策のリスクを改善したいと考えるのが自然の流れで、機器の試作評価前にEMC対策を行うことが検討され、そのためにノイズ低減のための方策の研究が進み、EMI対策の効果を事前に見積もる試みもなされてきました。こういった活動は以前のEMC対策とは異なるので、EMC設計と呼ぶようになったと思います。あるセミナーで某大学の教授も”これからはEMC対策ではなくEMC設計をする時代だ”と、約10年前に言っておられました。即ち、EMC設計とは製作前の機器のEMC評価を設計段階（デジタルデータの段階）で見積もり且つ、ノイズ規格値以下に調整して機器の製作後のEMCリスクを低減する活動であり、将にDX（Digital Transformation）時代におけるEMCの究極形態なのです。

EMC設計はまだまだ発展半ばです。現在、いくつかのツールベンダーは回路基板CADに対してEMCルールチェッカーで検証、或いは電磁界解析ツールで解析、といったEMC設計を提案しています。これに対しセットメーカーの商品化プロセス（機器の企画→設計→試作→量産）にとって、そういったツールの適用・運用がマッチしないとう状況もあります。セットメーカーとしては商品化の時間軸が最優先されるので”後戻りはない・させない”、という勢いで商品化プロセスは進みます。回路基板CADの作成プロセスも同様で、EMCチェッカーの結果や解析結果をCADデータに十分反映できず（反映させるは時間的損失を伴うため）、結局チェックツールや電磁界解析ツールは使われなくなったりします。

こういった残念なEMC設計にならないように当社は”PD適用”、”SD適用”、”WD提案”をユーザー様に向けてご用意しております。是非ご検討ください。

※関連ページ

　　　　　　シミュレーション設計・・・見えざるリスク・Sim結果が誤り？

　　　　　 MBD、EMC設計を革新

　　　　　　2. ICの電源ライン、パスコン最適化に当社のPD適用。

　　　　　　3. 信号ラインのダンピング抵抗、当社のSD適用のSimモデルで抵抗値を設定。

　　　　　　5. 回路基板におけるEMC設計の実践と検図。当社のWDを提案。

　　　　　　10. EMC設計、レガシー3D-SimからMBD (1D-CAE)へDX！

　　　　　　公開技術資料　

　　　　　 好評だった前回セミナーに引き続きを実践編（続編）のオンラインセミナーを開催‼

　　　　　　トップページへどうぞ！

数年前から、「機器のEMC対策にAI（Artificial Intelligence）を導入してみよう」、という話がちらほら聞かれていました。その背景の一つといて、機器のEMC評価・対策の現場を担ってきた熟練技術者の勘や経験を若い世代の技術者に伝承させていくためのツールとしての期待があったようですが、それ以上に、「誰でもEMCの仕事ができるようにする」、という要求の方が大きいでしょう。

私の現場での経験の中でも、若いEMC技術者が担当した機器でEMCの問題が起きて、なかなか解決できない状況の時に、百戦錬磨の熟練EMC技術者が出てきて、何とかEMCの問題を解決していった、ということが何回かありました。また業界的にも、「EMC対策は長年の勘と経験がものをいう」、と言った傾向があります。

ただ、今になって考えると、熟練EMC技術者はEMC問題に対する観察の仕方と、それに対する対処方法の選択に慣れていただけで、若いEMC技術者はまだそれに慣れていなかっただけではないかと思われます。確かに、そういったEMC対策技術の習熟に長い時間が掛かるので、それを補うために”AI”を、と考えられたのかもしれません。しかし、これはあくまでEMC問題発生に対する対処法であって、根本的なEMC対策ではないのです。

では根本的なEMC対策とは何でしょうか？それは、機器の回路設計の段階でのEMC設計として課題となるノイズを低減させておくことです。このEMC設計は回路シミュレーションで事前に検証が可能です。それがちゃんと実施されていないために、前出の熟練EMC技術者は本来であればしなくていい施策を機器に行っていたのかもしれない、とも考えられるのです。しなくてもよかったEMC対策のためのAI適用になっているとしたら、誰しも無駄なAI適用と思うでしょう。

最近、AIエンジンを搭載したEMC対策ツールがツールベンダーから出てくるようになりました。その詳細については説明文レベルでしかわかりませんが、実際の機器のEMIを測定結果からその原因を蓄積した（inputした）過去の測定データを参照してEMIの原因特定を補佐するといったもののようでしたが、その対策方法については提案してくれないようでした。これでよいという技術者もいるのでしょう。ただ、私の経験としては、原因不明のノイズ放射ということはあまりなく（大概ノイズ源は特定される）、どうすれば実機に後付けで効率よくノイズ放射を低減できるかが問題でしたので、対策方法を提案（それもスマートな）してくれないのは残念だなと思いました。AIをEMC対策に導入するのであれば、EMC評価前にリスクと事前の対処を提案できるものであってほしいと思います。

そもそもセットメーカーの関係者であれば、設計機器のEMCのリスクは事前にある程度予想がついている筈です。ただ、それを知りながら大した対策を取らないまま（担当者の認識不足の場合もあります）試作まで進めて、やっぱり問題になった、ということが結構あったように思います。こういったことはAIを使うまでもなく、事前にできる検討をしておくことが、根本的なEMC設計になるでしょう。その事前にできる検討ツールとして、当社の”PD適用”、”SD適用”をご検討頂きたいです。

　　＊関連ページ

　　　チャットGPT 、、、EMC設計に使えるのォ？

　　　　　トップページへどうぞ！

電子機器から放射されるノイズ（不要輻射・EMI）対策としてEMCノイズ対策部品としてのフェライトコアはEMC技術者にとって、最も期待できる定石の部品ではないでしょうか。EMI対策としてフェライトコアが対策箇所にマッチすると、放射ノイズを10dB以上低減でき、EMI対策を担当したEMC技術者にとっても晴れ晴れしい気持ちになるでしょう。

しかしながら、EMCノイズ対策部品としてのフェライトコアは電子機器を設計するメカ担当者からするとあまり歓迎できない部品なのです。先ず部品として形状が大きく且つ重いため、ただケーブルに通してブラブラさせておくことができない（特に可動性のある部位等）ので、保持し且つ電子機器の筐体に固定させるためのフェライトコアのホルダーも用意しなければならず、部材の準備と手配、更に製品製造時の組付け作業等で費用がかかるので、できれば使用して欲しくないEMCノイズ対策部品なのです。

また、フェライトコアはコア自体の体積がEMI低減効果に影響します。即ち、大きなコア程EMIを低減する効果があります。コアの材料としても材料メーカーならどこでも製造できる安価なフェライト（Mn-Zn系/Ni-Zn系）です。20年位前の国内のEMCノイズ対策部品メーカー（材料メーカー）ではよりEMI対策効果が期待できる高性能なフェライト材料の開発が行われていました。しかし、コスト意識の高いセットメーカーにとっては大きくなっても安いフェライトコアを求めた結果、現在では海外のものが主流となっています。

フェライトコアでEMI対策できる周波数帯は30MHzからせいぜい300MHz位でしょうか。300MHz以上の帯域では殆どEMI対策効果はありません。これはフェライトコアの材料としての磁気特性によるものです。また300MHzと言っても小さなコアではEMI対策効果は殆ど期待できず、コア形状を大きくすることで小さくなっていく対策効果を保持させます。また、ケーブルを複数回フェライトコアに巻き付けてEMI対策効果を補強します。このようなケーブルのコアへの巻き付きも手作業で行うことになるので、生産数量の多い製品では避けたい方法です。

一方、EMC技術者の中には、フェライトコアにより非常によいEMI対策が得られた場合と、そうではなかった場合を経験されていると思います。これについて業界の文献やハウツー本では、ノイズがケーブルにコモンモードでのっていれば効果があり、ノーマルモードの場合は効果が低い、等と説明されたりしています。確かにそのように見えますが、実はどちらもノイズはノーマルモードで伝搬しており、もっと違うところに原因があると、私は考えております。またフェライトコアのEMI対策効果を十分に発揮させる上で、フェライトコアのケーブルにおける装着位置も極めて重要な要素です。こういったフェライトコアに関する詳細については当社の”EMC設計・背景説明”の中でご説明致します。

そもそもフェライトコアを使わずに済んだら、機器設計関係者から生産工程の方々、そしてお金を払って製品を買っていただくエンドユーザー様までいろんな意味で負担が軽減されます。（EMCノイズ対策部品メーカーには好ましくないかな）このフェライトコアを使わず済ませる設計方法が、当社のEMC設計、”PD適用”、”SD適用”です。ご検討のほどよろしくお願い致します。

電子機器のEMCノイズの評価において、電子機器から放射されるノイズ（不要輻射・EMI）の対策に多くの時間を費やしてしまうケースが結構あります。このEMI対策するために現場のEMC技術者は現場で出来得るいろいろな方策を繰り出して何とか”EMIを規格値＋マージン3dB以上”を確保させてEMI対策を完遂させます。EMIの状況がよくない場合などは、現場のEMC技術者の負担は相当なもの（逃げ出したくなるほど）になったりします。

EMI対策として、回路基板上に実装するEMCノイズ対策部品としてEMIフィルタ（EMCノイズフィルタ）がEMCノイズ対策部品メーカーから提案されています。それらはビーズ素子のような単体部品やLC構成を1個の部品に集積したEMIフィルタなのですが、何となく気になるのがフィルタという扱いです。

フィルタ（高周波帯向け）とは、通過帯域と阻止帯域を設定して、通過帯域ではインピーダンス整合化させ、阻止帯域ではインピーダンス不整合化させる特性を持たせて、通過帯域の信号のみを回路後段に送るもので、当然のことならがアナログ回路の手法です。

しかし、ロジック回路の信号に対してフィルタというのは違和感があります。EMIフィルタ搭載によってEMC評価での結果で、EMI対策完遂、電子機器性能不具合無し、という結果が得られたということで、その場は収まるのかもしれません。しかしEMIフィルタ搭載によって、実は問題箇所に関わった搭載部品及びその実装方法、更にそれに関わる配線設計に根本的な問題があったことを見えなくしてしまっているのかもしれません。

ロジック回路における矩形波をノイズフィルタ（アナログフィルタ）を通すと、出力される信号は基本波の正弦波に近づきます。ロジック回路をあまりよく知らない人は、高調波ノイズが無くなってEMI対策として好ましいのではないかと思うかもしれませんが、ロジック回路にとっては全く良くないのです。先ず、正弦波化することで、矩形波で言うところのセットアップ・ホールドタイムの確保ができなくなり（回路動作の不安定化）、またロジック電圧に対してオーバー・アンダーシュートが発生（MOSゲートにおける破損）、更にはインピーダンス不整合帯域における反射によりEMIフィルタの入力端側の配線において定在波が生じやすくなり、これが新たなEMIの原因になる場合があります。特にハーネス（ケーブル）を使ってロジック信号を伝送する場合は注意が必要です。

やはり、ロジック回路にはノイズフィルタが無いのが普通の景色です。そういった状況になっているかを回路図段階で検討できるのが、当社の“SD適用”です。是非ご検討頂きたいです。

EMCノイズ対策部品は電子機器・装置メーカー側のEMC規格適合のために仕方なく使っています。設計する製品の動作の仕様にとってEMCノイズ対策部品（ビーズやノイズフィルタ等）は動作の障害にもなりかねず、EMC性能を満足させつつ製品の仕様の性能を確保できるように設計現場で調整・追加実装しているのではないでしょうか？また、製品の性能評価の段階で、後工程でのEMC評価に備えて、お守り的（お呪い的？）にEMCノイズ対策部品（コンデンサやフェライトコア）を事前に仕込んでおく場合もあるかもしれません。

こういったEMCノイズ対策部品は、製品のエンドユーザーに製品仕様上で提供する価値は全くないでしょう。ですから、セットメーカー側としては何とかEMCノイズ対策部品を使わないで済ませたいと考えます。しかし、製品の設計担当は、後工程の性能評価時に削除することを前提に最初予備的にEMCノイズ対策部品つけて試作してしまうと、後工程で外す検討をする時間を確保することができずに結局EMCノイズ対策部品をつけた状態で量産化となってしまうといったことに。こういったところはEMCノイズ対策部品を供給する電子部品メーカーの思う壺といった処でしょう。

ところで電子機器・装置の中でどの程度使われているでしょうか？ケースバイケースかもしれませんが、電子部品の員数構成で10%以下程度になるのではないでしょうか？例えば、使用電子部品が1000個（比較的大規模の回路基板になりますか？）レベルで100個程度。部品コスト、管理費、実装費等を考慮すると実はEMCノイズ対策部品に結構なコストが掛かります。全てが無駄、ではないとしても半分程度にはできないか、考えたくなると思います。

こういったEMCノイズ対策部品の削除は”気合”や”勢い”ではなかなか上手く行きません。EMCノイズ対策部品を一度つけてしまうと、外すことによる機器の弊害検討を行う必要がありますから時間的なロスが大きく結構厄介です。EMCノイズ対策部品の削除はがやはり機器設計初期の段階で行うべきものなのです。そのため回路設計段階でシミュレーション検討してEMCノイズ対策部品の必要性を検討しておくことが最も有効です。回路設計におけるSPICE_Sim（例えば波形）は実際の結果と非常によく一致します。そのうえ通常のPCで瞬時に計算でき、素子の条件変更等で目的の特性を得ることができます。 このようなシミュレーション検討として、当社がEMC設計として提供している”PD適用”、”SD適用”は将にEMC対策部品の削減検討に適しています。これを是非回路図検討段階で実施して頂きたいです。この実践に向けては設計技術者の”気合”や”勢い”は必須となりますかね。